Section courante

A propos

Section administrative du site

Assembleur 80x86

COMISS

INTEL Pentium III+, SSE Compare Scalar Ordered Single-Precision Floating-Point Values and Set EFLAGS

Syntaxe

COMISS destination,source

Description

Cette instruction permet de comparer deux valeurs réel de simple-précision dans la partie faible du quadruple mot de deux opérande et fixe les drapeaux de ZF, PF et FC du registre EFLAGS en fonction du résultat (non-ordonnée, supérieur à, inférieur ou égal).

Algorithme

MODULE COMISS(destination,source)
   EVALUER CAS (OrderedCompare(destination(31..0) <> source(31..0))) DE
      CAS UNORDERED: ZF,PF,CF ← 111b
      CAS GREATER_THAN: ZF,PF,CF ← 000b
      CAS LESS_THAN: ZF,PF,CF ← 001b
      CAS EQUAL: ZF,PF,CF ← 100b
   FIN EVALUER CAS
   OF ← 0
   AF ← 0
   SF ← 0

Mnémonique

Instruction Opcode Description
COMISS xmm1,xmm2/m32 0Fh 2Fh /r Cette instruction permet de comparer deux valeurs réel de simple-précision dans la partie faible du quadruple mot de deux opérande et fixe les drapeaux de ZF, PF et FC du registre EFLAGS en fonction du résultat (non-ordonnée, supérieur à, inférieur ou égal).

Références

Intel® 64 and IA-32 Architectures Software Developer’s Manual Volume 2A: Instruction Set Reference, A-M, Edition Intel, Mars 2010, Publication No. 253666-034US, page 242 à 244.

Dernière mise à jour : Samedi, le 2 août 2014