Section courante

A propos

Section administrative du site

Assembleur 80x86

FLD1

INTEL MPU 8087+ Float LoaD 1

Syntaxe

FLD1

Description

Cette instruction permet de charger la constante 1,0 du registre ST(0) dans la pile.

Algorithme

Décrémentation de la pile du FPU
ST(0) ← 1

Mnémonique

Instruction Opcode Description
FLD1 D9h E8h Cette instruction permet de charger la constante 1,0 du registre ST(0) dans la pile.

Voir également

Langage de programmation - Assembleur 80x86 - MPU : Coprocesseur mathématique

Références

Le livre d'Or PC, Martin Althaus, 1992, ISBN: 2-7361-0934-1, page 846
Intel® 64 and IA-32 Architectures Software Developer’s Manual Volume 2A: Instruction Set Reference, A-M, Edition Intel, Mars 2010, Publication No. 253666-034US, page 449 à 450.

Dernière mise à jour : Vendredi, le 5 septembre 2014