Voici un tableau de référence des différents instruction de l'Assembleur de la famille des 68000 :
| Nom | Description |
|---|---|
| ABCD | Cette instruction permet d'ajouter l'opérande source à l'opérande de destination avec le bit d'extension et entrepose le résultat dans l'opérande de destination pour un nombre BCD. |
| ADD | Cette instruction permet d'ajouter l'opérande source à l'opérande de destination en utilisant l'addition binaire et entrepose le résultat dans l'opérande de destination. |
| ADDA | Cette instruction permet d'ajouter l'opérande source au registre d'adresse de destination en entrepose le résultat dans le registre d'adresse de destination. |
| ADDI | Cette instruction permet d'ajouter la donnée immédiate à l'opérande de destination et entrepose le résultat dans l'emplacement de destination. |
| ADDQ | Cette instruction permet d'ajouter la donnée immédiate dans un opérande destinataire de 8 et entrepose le résultat dans l'adresse de destination. |
| ADDX | Cette instruction permet d'ajouter l'opérande source à l'opérande de destination avec le bit d'extension et entrepose le résultat dans l'emplacement de destination. |
| AND | Cette instruction permet d'effectuer un «Et binaire» de l'opérande source avec l'opérande de destination et entrepose le résultat dans l'emplacement de destination. |
| ANDI | Cette instruction permet d'effectuer un «Et binaire» de la donnée immédiate et de l'opérande de destination et entrepose le résultat dans l'emplacement de destination. |
| ANDI to CCR | Cette instruction permet d'effectuer un «Et binaire» avec des codes de condition et entrepose le résultat l'octet inférieur du registre d'état. |
| ASL | Cette instruction permet d'effectuer un décalage des bits de l'opérande vers la gauche et le dernier bit reçoit la valeur du bit de retenue. |
| ASR | Cette instruction permet d'effectuer un décalage des bits de l'opérande vers la droite et le dernier bit reçoit la valeur du bit de retenue. |
| Bcc | Cette instruction permet d'effectuer le déplacement spécifié si la condition spécifié est vrai. |
| BCHG | Cette instruction permet d'effectuer un test de bit dans l'opérande destination et fixe le code de condition Z appropriée, puis inverse le bit spécifié dans la destination. |
| BCLR | Cette instruction permet d'effectuer un test de bit dans l'opérande destination et fixe le code de condition Z appropriée, puis fixe le bit spécifié à 0 dans la destination. |
| BFCHG | Cette instruction permet de fixer les codes de condition selon la valeur d'un bit de champ à l'adresse effective spécifié, puis complète le champ. |
| BFCLR | Cette instruction permet de fixer les codes de condition selon la valeur d'un bit de champ à l'adresse effective spécifié, puis efface le champ. |
| BFEXTS | Cette instruction permet d'extraire un champ de bits d'emplacement d'adresse effective spécifié, d'un nombre entier sur un 32 bits et charge le résultat dans le registre de données de destination |
| BFEXTU | Cette instruction permet d'extraire un champ de bits d'emplacement d'adresse effective spécifié, d'un nombre naturel sur un 32 bits et charge le résultat dans le registre de données de destination |
| BFFFO | Cette instruction permet de rechercher l'opérande source pour le bit le plus significatif étant fixé dans la valeur de celui-ci. |
| BFINS | Cette instruction permet d'insérer un bit de champ étant prit des bits du bas du registre de données spécifié dans le champ de bit à l'emplacement de l'adresse effective. |
| BFSET | Cette instruction permet de définir les codes de condition selon la valeur dans un champ de bit à l'adresse effective spécifié et fixe le champ. |
| BFTST | Cette instruction permet de définir les codes de condition selon la valeur dans un champ de bit à l'adresse effective spécifié. |
| BKPT | Cette instruction permet au processeur d'exécuter un point d'arrêt reconnu dans le cycle du bus. |
| BRA | Cette instruction permet que l'exécution du programme se poursuive à l'emplacement (PC) + déplacement. |
| BSET | Cette instruction permet de tester un bit dans l'opérande de destination et fixe le code de condition Z, de manière appropriée, et alors fixe le bit de destination spécifié. |
| BSR | Cette instruction permet d'empiler un mot long de l'instruction immédiate après l'instruction BSR dans la pile du système. |
| BTST | Cette instruction permet de tester un bit de l'opérande de destination et fixe le code de condition Z de façon approprié. |
| CALLM | Cette instruction permet d'appeler un module à partir de l'adresse effective de l'emplacement du descripteur de module externe. |
| CAS | Cette instruction permet de comparer l'opérande d'adresse effective à l'opérande de comparaison. |
| CAS2 | Cette instruction permet de comparer l'opérande mémoire avec l'opérande de comparaison. |
| CHK | Cette instruction permet de comparer la valeur dans le registre de données spécifié dans l'instruction à zéro et la limite supérieur. |
| CHK2 | Cette instruction permet de comparer la valeur dans le registre à chaque limite. |
| CLR | Cette instruction permet de mettre 0 dans l'opérande de destination. |
| CMP | Cette instruction permet de soustraire l'opérande source au registre de données de destination et fixe les codes de conditions selon les résultats et sans modifier le contenu du registre de données pour des opérations en octet, mot ou entier long. |
| CMP2 | Cette instruction permet de comparer la valeur dans le registre avec chaque limite. |
| CMPA | Cette instruction permet de soustraire l'opérande source au registre de données de destination et fixe les codes de conditions selon les résultats et sans modifier le contenu du registre de données pour des mots et des entiers long. |
| CMPI | Cette instruction permet d'effectuer une comparaison avec une valeur immédiate. |
| CMPM | Cette instruction permet de soustraire l'opérande source et l'opérande de destination et fixe les codes de conditions selon les résultats et sans modifier le contenu de l'opérande de destination pour des opérations en octet, mot ou entier long. |
| DBcc / DBRA | Cette instruction permet d'effectuer une décrémentation et d'effectuer un branchement conditionnel. |
| DIVS | Cette instruction permet de diviser l'opérande de destination entier par l'opérande source entier et entrepose le résultat entier dans la destination. |
| DIVSL | Cette instruction permet de diviser l'opérande de destination entier long par l'opérande source entier long et entrepose le résultat entier long dans la destination. |
| DIVU | Cette instruction permet de diviser l'opérande de destination naturel par l'opérande source naturel et entrepose le résultat naturel dans la destination. |
| DIVUL | Cette instruction permet de diviser l'opérande de destination naturel long par l'opérande source naturel long et entrepose le résultat naturel long dans la destination. |
| EOR | Cette instruction permet d'effectuer un «Ou exclusif binaire» de l'opérande source avec l'opérande de destination et entrepose le résultat dans l'emplacement de destination. |
| EORI | Cette instruction permet d'effectuer un «Ou exclusif binaire» de la données immédiate avec l'opérande de destination et entrepose le résultat dans l'emplacement de destination. |
| EORI to CCR | Cette instruction permet d'effectuer un «Ou exclusif binaire» avec les codes de condition et entrepose le résultat dans l'octet de poids faible du registre d'états. |
| EXG | Cette instruction permet d'échanger le contenu de deux registres 32 bits. |
| EXT | Cette instruction permet d'étendre un octet dans un registre de données à un mot ou à un mot à dans un registre de données à un long mot, en répliquant le bit de signe vers la gauche. |
| EXTB | Cette instruction permet d'étendre un octet dans un registre de données à un long mot, en répliquant le bit de signe vers la gauche. |
| ILLEGAL | Cette instruction permet de forcer une exception d'instruction illégale, soit un vecteur numéro 4. |
| JMP | Cette instruction permet de poursuivre l'exécution du programme à l'adresse effective spécifié. |
| JSR | Cette instruction permet d'empiler l'adresse du mot long de l'instruction immédiate après l'instruction JSR sur la pile du système. |
| LEA | Cette instruction permet de charger l'adresse effective dans le registre d'adresse spécifié. |
| LINK | Cette instruction permet d'empiler le contenu dans le registre d'adresse spécifié de la pile. |
| LSL | Cette instruction permet d'effectuer un décalage des bits vers la gauche et le bit de retenue reçoit le dernier bit sortie de l'opérande. |
| LSR | Cette instruction permet d'effectuer un décalage des bits vers la droite et le bit de retenue reçoit le dernier bit sortie de l'opérande. |
| MOVE | Cette instruction permet de déplacer des données d'octets, de mot ou de mot long, de la source vers l'emplacement de destination et fixe les codes de condition selon les données. |
| MOVEA | Cette instruction permet de déplacer le contenu de la source vers le registre d'adresse de destination. |
| MOVE from CCR | Cette instruction permet de déplacer les bits de code de condition (zéro étendu en taille du mot) vers l'emplacement de destination. |
| MOVE to CCR | Cette instruction permet de déplacer l'octet de poids faible de l'opérande source vers le registre de code de condition. |
| MOVE from SR | Cette instruction permet de déplacer les données du registre d'états vers l'emplacement de destination. |
| MOVE16 | Cette instruction permet de déplacer la ligne source vers la ligne de destination. |
| MOVEM | Cette instruction permet de déplacer le contenu du registre sélectionné ou de l'emplacement de mémoire consécutif débutant à l'emplacement spécifié vers l'adresse effective. |
| MOVEP | Cette instruction permet de déplacer les données entre le registre de données et les octets alternés dans l'espace d'adresse débutant à l'emplacement spécifié et incrémente de 2. |
| MOVEQ | Cette instruction permet de déplacer l'octet de données immédiates vers un registre de données 32 bits. |
| MOVES | Cette instruction permet de déplacer le contenu d'un registre spécifié vers un espace d'adressage par un adressage effectif dans l'espace d'adressage spécifié par le DFC. |
| MULS | Cette instruction permet de multiplier deux opérandes entières et donne un résultat entier. |
| MULU | Cette instruction permet de multiplier deux opérandes naturels et donne un résultat naturel. |
| NBCD | Cette instruction permet de soustraire l'opérande source et le bit étendue de zéro pour un nombre BCD. |
| NEG | Cette instruction permet de soustraire l'opérande de destination de zéro et entrepose le résultat dans l'emplacement de destination. |
| NEGX | Cette instruction permet de soustraire l'opérande de destination de bit d'extension de zéro et entrepose le résultat dans l'emplacement de destination. |
| NOP | Cette instruction permet de faire aucune opération. |
| NOT | Cette instruction permet de calculer le complément à 1 pour l'opérande de destination et entrepose le résultat dans l'emplacement de destination. |
| OR | Cette instruction permet d'effectuer un «Ou binaire» de l'opérande source avec l'opérande de destination et entrepose le résultat dans l'emplacement de destination. |
| ORI | Cette instruction permet d'effectuer un «Ou binaire» de la données immédiate avec l'opérande de destination et entrepose le résultat dans l'emplacement de destination. |
| ORI to CCR | Cette instruction permet d'effectuer un «Ou binaire» avec les codes de condition et entrepose le résultat dans l'octet de poids faible du registre d'états. |
| PACK | Cette instruction permet d'ajuster et empaqueter les quatre bits de poids faible de chacun des deux octets en un seul octet. |
| PEA | Cette instruction permet de calculer l'adresse effective d'un mot long et de l'empiler sur la pile. |
| RESET | Cette instruction permet de réinitialiser les périphériques externe. |
| ROL | Cette instruction permet d'effectuer une rotation des bits de l'opérande vers la gauche sans inclure le bit d'extension dans la rotation. |
| ROR | Cette instruction permet d'effectuer une rotation des bits de l'opérande vers la droite sans inclure le bit d'extension dans la rotation. |
| ROXL | Cette instruction permet d'effectuer une rotation des bits de l'opérande vers la gauche en incluant le bit d'extension dans la rotation. |
| ROXR | Cette instruction permet d'effectuer une rotation des bits de l'opérande vers la droite en incluant le bit d'extension dans la rotation. |
| RTD | Cette instruction permet de supprimer la valeur du compteur de programme de la pile et d'ajouter la valeur de déplacement de 16 bits à la pile du pointeur. |
| RTE | Cette instruction permet de retourner d'une exception. |
| RTM | Cette instruction permet de restaurer l'état de module précédemment sauvegardé du haut de la pile. |
| RTR | Cette instruction permet de prendre le code de condition et la valeur du compteur de programme de la pile. |
| RTS | Cette instruction permet de dépiler la valeur du compteur de programme de la pile. |
| SBCD | Cette instruction permet de soustraire l'opérande source de l'opérande de destination et entrepose le résultat dans l'emplacement de destination pour un nombre BCD. |
| Scc | Cette instruction permet de tester le code de condition spécifié et si la condition est vrai, alors il fixe l'octet spécifié par l'adresse effective à la valeur vrai sinon il fixe la valeur fausse. |
| STOP | Cette instruction permet d'arrêter l'exécution d'un processus. |
| SUB | Cette instruction permet de soustraire l'opérande source de l'opérande de destination et entrepose le résultat dans l'emplacement de destination. |
| SUBA | Cette instruction permet de soustraire l'opérande source au registre d'adresse de destination en entrepose le résultat dans le registre d'adresse de destination. |
| SUBI | Cette instruction permet de soustraire la donnée immédiate à l'opérande de destination et entrepose le résultat dans l'emplacement de destination. |
| SUBQ | Cette instruction permet de soustraire la donnée immédiate dans un opérande destinataire de 8 octets et entrepose le résultat dans l'adresse de destination. |
| SUBX | Cette instruction permet de soustraire l'opérande source à l'opérande de destination avec le bit d'extension et entrepose le résultat dans l'emplacement de destination. |
| SWAP | Cette instruction permet d'échanger les mots de 16 bits d'un registre de données de 32 bits. |
| TAS | Cette instruction permet de tester et fixer l'octet de l'opérande d'adresse par le champ de l'adresse effective. |
| TRAP | Cette instruction permet de provoquer une exception du numéro de vecteur spécifié. |
| TRAPcc | Cette instruction permet de provoquer une exception selon la condition spécifié. |
| TRAPV | Cette instruction permet de provoquer une exception du numéro de vecteur 7 si la condition de débordement est définie. |
| TST | Cette instruction permet de comparer l'opérande avec zéro et fixe les codes de condition selon le résultat du test. |
| UNLK | Cette instruction permet de charger le pointeur de pile à partir du registre d'adresse spécifié et alors charge le registre d'adresse avec mot long à partir du haut de la pile. |
| UNPK | Cette instruction permet de placer 2 chiffres BCD de l'octet de l'opérande source dans les moitiés inférieures de deux octets et place les bits à zéro dans la partie supérieurs des deux octets. |
Dernière mise à jour : Samedi, le 11 mars 2006