Voici la liste des instructions assembleurs Itanium de la puce Itanium de l'entreprise Intel :
| Nom | Description |
|---|---|
| ADD | Cette instruction permet d'effectuer une addition et de mettre le résultat dans le GR r1. |
| ADDP4 | Cette instruction permet d'effectuer l'addition de pointeur. Les 32 bits supérieurs du résultats sont fixés à 0, puis les bits 31 et 30 de GR r3 sont copiés dans les bits 62 et 61 du résultat. Puis se résultat est placé dans le GR r1. |
| ALLOC | Cette instruction permet d'allouer un nouveau cadre de pile sur la pile de registre générale, et le registre d'état de fonction précédente (PFS) est copié dans le GR r1. |
| AND | Cette instruction permet d'effectuer un «Et binaire» et place le résultat dans GR r1. |
| ANDCM | Cette instruction permet d'effectuer un «Et binaire» au complément de 1 pour le second opérande source et met le résultat dans GR r1. |
| BR | Cette instruction permet d'effectuer un branchement si une condition correspond. |
| BREAK | Cette instruction permet d'effectuer une faute d'instruction et de met le registre de contrôle d'interruption immédiat (IIM) au valeur approprié. |
| BRL | Cette instruction permet d'effectuer un long branchement si une condition correspond. |
| BRP | Cette instruction permet de fournir au matériel des informations précoces sur une future branchement. |
| BSW | Cette instruction permet de basculer vers la banque de registres spécifiés. |
| CHK | Cette instruction permet de vérifier le résultat d'un calcul spéculatif ou d'un contrôle pour les drapeaux de succès ou d'échec. |
| CLRRRB | Cette instruction permet d'effacer les registres de base du registre de renommage (CFM) dans le format all_form. |
| CLZ | Cette instruction permet de mettre le nombre de zéros de l'entête de GR r3 dans le GR r1. |
| CMP | Cette instruction permet d'effectuer la comparaison de 2 opérandes pour l'une des 10 relations spécifiés. |
| CMP4 | Cette instruction permet de comparer les 32 bits inférieurs pour l'une des 10 relations spécifiés. |
| CMPXCHG | Cette instruction permet de comparer le nombre d'octets spécifiés et copie les octets en fonction du résultat. |
| COVER | Cette instruction permet d'allouer un nouveau cadre de pile de la taille 0 en incluant aucun registre du cadre précédent (comme si tous les registres de sortie dans le cadre précédent était locaux). |
| CZX | Cette instruction permet d'analyser GR r3 avec un élément 0. |
| DEP | Cette instruction permet de déposer un champ de bit justifié à droite pris dans le premier opérande source dans la valeur de GR r3 à une position de bit arbitraire et met le résultat dans le GR r1 lorsque c'est la forme de fusion. |
| EPC | Cette instruction permet d'augmenter le niveau de privilège spécifié par l'entrée TLB. |
| EXTR | Cette instruction permet d'extraire un champ de GR r3, soit avec les 0 étendu à les signes étendues et place le résultat à la droite de GR r1. |
| FABS | Cette instruction permet de calculer la valeur absolue de FR f3 et met le résultat dans FR f1. |
| FADD | Cette instruction permet d'ajouter FR f3 et FR f1 (calculé avec une précision infinie), arrondis à la précision spécifié. |
| FAMAX | Cette instruction permet à l'opérande avec la plus grande valeur absolue de le mettre dans FR f1. Si l'amplitude de FR f2 est égale à l'amplitude de FR f3, FR f1 obtient FR f3. |
| FAMIN | Cette instruction permet à l'opérande avec la plus petite valeur absolue de le mettre dans FR f1. Si l'amplitude de FR f2 est égale à l'amplitude de FR f3, FR f1 obtient FR f3. |
| FAND | Cette instruction permet d'effectuer un «Et binaire» des champs significatif de FR f2 et FR f3 et met le résultat dans FR f1. |
| FANDCM | Cette instruction permet d'effectuer un «Et binaire» au complément de 1 pour le second opérande source et met le résultat dans FR f1. |
| FC | Cette instruction permet d'invalider la ligne de cache associée à l'adresse spécifiée par la valeur de GR r3 à tous les niveaux hiérarchiques de cache du processeur dans la formulaire invalidate_line. |
| FCHKF | Cette instruction permet de comparer les drapeaux dans FPSR.sf.flags avec FPSR.s0.flags et FPSR.traps. |
| FCLASS | Cette instruction permet de classé le contenu de FR f2 dans le complément fclass9. |
| FCLRF | Cette instruction permet de mettre le champ des indicateurs à 6 bits du champ d'état à zéro. |
| FCMP | Cette instruction permet de compare 2 opérandes sources pour l'une des 12 relations spécifiées. |
| FCVT.FX | Cette instruction permet de traiter FR f2 comme une valeur réel de format de registre et de la convertir en un entier signé (signed_form) ou non signé (unsigned_form) en utilisant soit le mode d'arrondi spécifié dans FPSR.sf.rc, soit en utilisant Round-to-Zero si trunc_form de l'instruction est utilisé. |
| FCVT.XF | Cette instruction permet de traiter la significande de 64 bits de FR f2 comme un entier signé et sa représentation à virgule flottante (réel) de précision de fichier de registre est placée dans FR f1. |
| FCVT.XUF | Cette instruction permet de multiplier FR f3 par FR 1, d'arrondir à la précision spécifié (et éventuellement FPSR.sf.pc et FPSR.sf.wre) en utilisant le mode d'arrondi spécifié par FPSR.sf.rc, et met le résultat dans FR f1. |
| FETCHADD | Cette instruction permet de lire une valeur de 4 ou 8 octets dans la mémoire à partir de l'adresse spécifié par la valeur dans GR r3. La valeur est étendue à zéro et ajoutée à la valeur immédiate étendue par le signe spécifiée. |
| FLUSHRS | Cette instruction permet d'empiler tous les registres généraux dans la partition souiller de la pile de registres et l'écrit dans l'entreposage de sauvegarde avant que l'exécution ne se poursuive. |
| FMA | Cette instruction permet de calculer le produit de FR f3 et FR f4 avec une précision infinie, puis FR f2 est ajouté à ce produit, toujours avec une précision infinie. La valeur résultante est ensuite arrondie à la précision indiquée par pc (et éventuellement FPSR.sf.pc et FPSR.sf.wre) en utilisant le mode d'arrondi spécifié par FPSR.sf.rc. Le résultat arrondi est mis dans FR f1. |
| FMAX | Cette instruction permet de mettre la plus grande valeur dans FR f1. Si FR f2 est égal à FR f3, FR f1 obtient FR f3. |
| FMERGE | Cette instruction permet d'extraire les champs signe, les exposant et significande de FR f2 et FR f3, combinés, et le résultat est placé dans FR f1. |
| FMIN | Cette instruction permet de mettre la plus petite valeur dans FR f1. Si FR f2 est égal à FR f3, FR f1 obtient FR f3. |
| FMIX | Cette instruction permet concaténer valeur de précision simple gauche (FR) dans FR f2 avec la valeur de précision simple gauche (droite) dans FR f3 pour la fonction mix_l_form (mix_r_form). |
| FMPY | Cette instruction permet de calculer le produit FR f3 et FR f4 avec une précision infinie. |
| FMS | Cette instruction permet de calculer le produit de FR f3 et FR f4 avec une précision infinie, puis FR f2 est soustrait de ce produit, encore une fois avec une précision infinie. |
| FNEG | Cette instruction permet d'effectuer la négation de la valeur dans FR f3 et de placer le résultat dans FR f1. |
| FNEGABS | Cette instruction permet d'effectuer le calcul de la valeur absolue de la valeur dans FR f3, puis d'effectuer la négation et de placer le résultat dans FR f1. |
| FNMA | Cette instruction permet de calculer le produit de FR f3 et de FR f4 avec une précision infinie, d'effectuer une négation, puis FR f2 est ajouté à ce produit, toujours avec une précision infinie. |
| FNMPY | Cette instruction permet d'effectuer le calcul du produit de FR f3 et de FR f4 avec une précision infinie puis alors d'effectuer une négation. |
| FNORM | Cette instruction permet de normalisé et arrondi à la précision indiquée par pc le contenu FR f3 (et éventuellement FPSR.sf.pc et FPSR.sf.wre) en utilisant le mode d'arrondi spécifié par FPSR.sf.rc, et place le résultat dans FR f1. |
| FOR | Cette instruction permet d'effectuer un «Ou binaire» des champs significand de FR f2 et FR f3. |
| FPABS | Cette instruction permet d'effectuer les valeurs absolues de la paire de valeurs de précision simple dans le champ significande de FR f3 et d'entreposer le résultat dans le champ significand de FR f1. |
| FPACK | Cette instruction permet de convertir les numéros de format de registre dans FR f2 et FR f3 en format de mémoire de simple précision. |
| FPAMAX | Cette instruction permet de comparer les valeurs de précision unique appariées dans les significands de FR f2 et FR f3. Les opérandes avec la plus grande valeur absolue sont retournés dans le significand de FR f1. |
| FPAMIN | Cette instruction permet de comparer les valeurs de précision unique appariées dans les significands de FR f2 ou FR f3. Les opérandes avec la plus petite valeur absolue sont retournés dans le significand de FR f1. |
| FPCMP | Cette instruction permet de comparer les 2 paires d'opérandes de source de précision unique dans les champs significand de FR f2 et FR f3 pour l'une des 12 relations spécifiées. |
| FPCVT.FX | Cette instruction permet de convertir la paire de valeurs de précision simple dans le champ significand de FR f2 en une paire d'entiers signés 32 bits (signed_form) ou d'entiers non signés (unsigned_form) en utilisant soit le mode d'arrondi spécifié dans FPSR.sf.rc, soit en utilisant Round-to-Zero si la forme trunc_form de l'instruction est utilisée. |
| FPMA | Cette instruction permet de calculer la paire de produits des paires de valeurs de précision simple dans les champs significatifs de FR f3 et FR f4 avec une précision infinie et ensuite la paire de valeurs de précision simple dans le champ significand de FR f2 est ajoutée à ces produits, toujours dans l'infini précision. |
| FPMAX | Cette instruction permet de comparer les valeurs de précision unique appariées dans les significands de FR f2 ou FR f3. Les opérandes avec la plus grande valeur sont retournés dans le significand de FR f1. |
| FPMERGE | Cette instruction permet d'effectuer la négation des signes de la paire de valeurs de simple précision dans le champ significande de FR f2 d'effectuer la concaténation avec les exposants et les significands de la paire de valeurs de précision simple dans le champ significand de FR f3 et entrepose le résultat dans le champ significand de FR f1 pour la forme neg_sign_form. |
| FPMIN | Cette instruction permet de comparer les valeurs de précision unique appariées dans les significands de FR f2 ou FR f3. Les opérandes avec la plus petite valeur sont retournés en significand de FR f1. |
| FPMPY | Cette instruction permet de calculer la paire de produits des paires de valeurs de précision simple dans les champs significand de FR f3 et FR f4 avec une précision infinie. |
| FPMS | Cette instruction permet de calculer la paire de produits des paires de valeurs de précision simple dans les champs significatifs de FR f3 et FR f4 avec une précision infinie et ensuite la paire de valeurs de précision unique dans le champ significatif de FR f2 est soustraite de ces produits. |
| FPNEG | Cette instruction permet d'effectuer la négation de la paire de valeurs de précision unique dans le champ significand de FR f3 et entrepose le résultat dans le champ significand de FR f1. |
| FPNEGABS | Cette instruction permet d'effectuer le calcul des valeurs absolues de la paire de valeurs de précision simple dans le champ significande de FR f3, la négation et d'entreposer dans le champ significand de FR f1. |
| FPNMA | Cette instruction permet de calculer la paire de produits des paires de valeurs de précision simple dans les champs significatifs de FR f3 et FR f4 avec une précision infinie, puis effectue la négation, puis la paire de valeurs de précision simple dans le champ significand de FR f2 est ajoutée à celles-ci, encore une fois dans une précision infinie. |
| FPNMPY | Cette instruction permet de calculer la paire de produits des paires de valeurs de précision simple dans les champs significatifs de FR f3 et FR f4 avec une précision infinie puis alors effectue une négation. |
| FPRCPA | Cette instruction permet de calculer de l'approximation de la réciproque parallèle d'un nombre réel. |
| FPRSQRTA | Cette instruction permet de calculer de la racine carré de la réciproque parallèle d'un nombre réel. |
| FRCPA | Cette instruction permet de calculer de l'approximation de la réciproque d'un nombre réel. |
| FRSQRTA | Cette instruction permet de calculer l'approximation de la racine carré de la réciproque d'un nombre réel. |
| FSELECT | Cette instruction permet d'effectuer un «Et binaire» sur le champ de significande de FR f3 avec le champ significand de FR f2 et le champ significatif de FR f4 avec le complément 1 du champ significand de FR f2. Les 2 résultats sont logiquement associés ensemble. Le résultat est placé dans le champ significatif de FR f1. |
| FSETC | Cette instruction permet d'initialiser les bits de contrôle du champ d'état à la valeur obtenue en exécutant un «Et binaire» et le champ immédiat sask0.controls et amask7 et en effectuant un «Ou binaire» sur le champ immédiat romask7. |
| FSUB | Cette instruction permet de soustraire FR f2 de FR f3 (calculé avec une précision infinie), d'arrondir à la précision indiquée par pc (et éventuellement FPSR.sf.pc et FPSR.sf.wre) en utilisant le mode d'arrondissement spécifié par FPSR.sf.rc, et met le résultat dans FR f1. |
| FSWAP | Cette instruction permet d'effectuer la concaténation de la valeur de simple précision de gauche dans FR f2 avec la bonne valeur de précision simple dans FR f3. La paire concaténée est ensuite permutée. |
| FSXT | Cette instruction permet d'étendre à 32 bits le signe de la valeur de simple précision gauche (droite) dans FR f2 et effectue une concaténation avec la valeur de simple précision gauche (droite) dans FR f3 pour le sxt_l_form (sxt_r_form). |
| FWB | Cette instruction permet d'indiquer au processeur d'accélérer le vidage de tous les magasins en attente d'entreposage dans des tampons d'écriture ou de coalescence. |
| FXOR | Cette instruction permet d'effectuer un «Ou exclusif binaire» des champs significand de FR f2 et FR f3. Le résultat est entreposé dans le champ significatif de FR f1. |
| GETF | Cette instruction permet de convertir la valeur de FR f2 en une représentation de mémoire simple précision (forme unique) ou double précision (forme double) et placée le résultat dans GR r1. |
| HINT | Cette instruction permet de fournir un indice de performance au processeur sur le programme en cours d'exécution. Il n'a aucun effet sur l'état de la machine architecturale et fonctionne comme une instruction NOP sauf pour ses effets de performance. |
| INVALA | Cette instruction permet d'invalider l'entrée ou les entrées sélectionnées dans l'ALAT. |
| ITC | Cette instruction permet d'insérer une entrée dans l'instruction ou le cache de conversion de données. GR r2 spécifie la partie d'adresse physique de la conversion. |
| ITR | Cette instruction permet d'insérer une conversion dans le registre d'instructions ou de conversion de données spécifié par le contenu de GR r3. GR r2 spécifie la partie d'adresse physique de la conversion. |
| LD | Cette instruction permet de lire une valeur composée d'un certain nombre d'octets dans la mémoire à partir de l'adresse spécifiée par la valeur dans GR r3. |
| LDF | Cette instruction permet de lire une valeur composée d'un certain nombre d'octets dans la mémoire à partir de l'adresse spécifiée par la valeur dans GR r3. La valeur est ensuite convertie en format de registre à virgule flottante (nombre réel) et le résultat est mit dans FR f1. |
| LDFP | Cette instruction permet de lire 8 (single_form) ou 16 (double_form / integer_form) octets à partir de la mémoire commençant à l'adresse spécifiée par la valeur dans GR r3. |
| LFETCH | Cette instruction permet de déplacée la ligne contenant l'adresse spécifiée par la valeur dans GR r3 au niveau le plus élevé de la hiérarchie de la mémoire de données. |
| LOADRS | Cette instruction permet de garantir qu'un nombre spécifié d'octets (valeurs de registres et/ou collections NaT) en dessous du BSP actuel a été chargé à partir du magasin de sauvegarde dans les registres généraux empilés. |
| MF | Cette instruction permet de forcer l'ordre entre les accès mémoire antérieurs et ultérieurs. |
| MIX | Cette instruction permet de mélanger les éléments de données de GR r2 et r3, et met le résultat dans GR r1. |
| MOV | Cette instruction permet de copier l'opérande source, un pointeur ou une valeur immédiate dans le registre de destination. |
| MOVL | Cette instruction permet de copier une longue valeur immédiate dans le GR r1. |
| MPY4 | Cette instruction permet de traiter les 32 bits inférieurs de chacun des 2 opérandes source comme des valeurs non signées et les multiplies, et met le résultat dans GR r1. |
| MPYSHL4 | Cette instruction permet de traiter les 32 bits supérieurs de GR r2 et les 32 bits inférieurs de GR r3 comme des valeurs non signées et de les les multipliés. Le résultat de la multiplication est décalé à gauche de 32 bits, avec les positions de bits vides remplies de 0, et le résultat est placé dans GR r1. |
| MUX | Cette instruction permet d'effectuer une permutation sur les éléments condensés dans un registre de source unique, GR r2, et met le résultat dans GR r1. |
| NOP | Cette instruction ne fait pas d'opération. |
| OR | Cette instruction permet d'effectuer un «Ou binaire» des 2 opérandes sources et met le résultat dans GR r1. |
| PACK | Cette instruction permet de convertir respectivement les éléments 32 bits ou 16 bits de GR r2 et GR r3 en 16 bits ou 8 bits éléments, et met les résultats dans GR r1. |
| PADD | Cette instruction permet d'ajouter les ensembles d'éléments des 2 opérandes sources et met les résultats dans GR r1. |
| PAVG | Cette instruction permet d'ajouter les éléments de données non signés de GR r2 aux éléments de données non signés de GR r3. |
| PAVGSUB | Cette instruction permet de soustraire les éléments de données non signés de GR r3 des éléments de données non signés de GR r2. |
| PCMP | Cette instruction permet de comparer les 2 opérandes sources pour l'une des 2 relations présentées. |
| PMAX | Cette instruction permet de mettre le maximum des 2 opérandes sources dans le registre des résultats. |
| PMIN | Cette instruction permet de mettre le minimum des 2 opérandes sources dans le registre des résultats. |
| PMPY | Cette instruction permet de multiplier 2 éléments de données 16 bits signés de GR r2 par les 2 éléments de données 16 bits signés de GR r3. |
| POPCNT | Cette instruction permet de compter le nombre de bits dans GR r3 ayant la valeur 1, et le résultat de la somme est placé dans GR r1. |
| PROBE | Cette instruction permet de vérifier si l'accès en lecture ou en écriture, avec un niveau de privilège spécifié, à une adresse virtuelle donnée est autorisé. |
| PSAD | Cette instruction permet de soustraire les éléments 8 bits non signés de GR r2 des éléments 8 bits non signés de GR r3. |
| PSHL | Cette instruction permet de décalés de manière indépendante vers la gauche les éléments de données de GR r2 par la quantité de décalage scalaire dans GR r3, ou dans la quantité du champ immédiat. |
| PSHLADD | Cette instruction permet de décalés indépendamment vers la gauche les 4 éléments de données à 16 bits signés de GR r2 (décalage des 0 dans les bits de poids faible) et ajoutés aux 4 éléments de données à 16 bits signés de GR r3. |
| PSHR | Cette instruction permet de décalés de manière indépendante vers la droite les éléments de données de GR r3 par la quantité de décalage scalaire dans GR r2, ou dans la quantité du champ immédiat. |
| PSHRADD | Cette instruction permet de décalés indépendamment vers la droite les 4 éléments de données à 16 bits signés de GR r2 (décalage des 0 dans les bits de poids faible) et ajoutés aux 4 éléments de données à 16 bits signés de GR r3. |
| PSUB | Cette instruction permet de soustraire les ensembles d'éléments des 2 opérandes sources sont et retourne le résultat dans GR r1. |
| PTC.E | Cette instruction permet de purgées une ou plusieurs conversion d'entrées de l'instruction du processeur local et du cache de conversion de données. |
| PTC.G | Cette instruction permet de rechercher le cache d'instructions et de conversion de données pour chaque processeur dans le domaine de cohérence TLB local toutes les entrées dont l'adresse virtuelle et la taille de page chevauchent partiellement ou complètement l'adresse virtuelle de purge et la plage d'adresses de purge spécifiées. |
| PTC.GA | Cette instruction permet de rechercher le cache d'instructions et de conversion de données pour chaque processeur dans le domaine de cohérence TLB local toutes les entrées dont l'adresse virtuelle et la taille de page chevauchent partiellement ou complètement l'adresse virtuelle de purge et la plage d'adresses de purge spécifiées avec plus d'informations dans la transaction de diffusion. |
| PTC.L | Cette instruction permet de rechercher les entrées dans le cache d'instructions et de conversion de données du processeur local dont l'adresse virtuelle et la taille de la page chevauchent partiellement ou complètement l'adresse virtuelle de purge et la plage d'adresses de purge spécifiées. |
| PTR | Cette instruction permet de rechercher les registres de conversion de données et les caches pour toutes les entrées dont l'adresse virtuelle et la taille de page chevauchent partiellement ou complètement la plage d'adresses de purge et de purge spécifiée. |
| RFI | Cette instruction permet de restaurer le contexte de la machine avant une interruption. Le PSR est restauré à partir d'IPSR, IPSR est non modifié et le IP est restauré à partir de l'IIP. L'exécution se poursuit à l'adresse de l'ensemble chargée dans l'adresse IP et l'emplacement d'instruction est chargé dans PSR.ri. |
| RSM | Cette instruction permet d'associer le complément de l'opérande immédiat spécifié avec le masque système (PSR {23:0}) et le résultat est placé dans le masque système. |
| RUM | Cette instruction permet d'associer le complément de l'opérande immédiat au masque utilisateur (PSR {5:0}) et le résultat est placé dans le masque utilisateur. |
| SETF | Cette instruction permet de traiter respectivement GR r2 comme une représentation de mémoire simple (dans la forme unique) ou double précision (dans la forme double), de le convertir en format de registre à virgule flottante (nombre réel) et placé le résultat dans FR f1. |
| SHL | Cette instruction permet d'effectuer un décalage vers la gauche de la valeur de GR r2, les positions de bits vides étant remplies de 0 et placées le résultat dans GR r1. |
| SHLADD | Cette instruction permet de décaler vers la gauche le premier opérande de source puis ajoute au deuxième opérande de source et met le résultat dans GR r1. Le premier opérande peut être décalé de 1, 2, 3 ou 4 bits. |
| SHLADDP4 | Cette instruction permet de décaler vers la gauche le premier opérande de source puis ajoute au deuxième opérande de source. Les 32 bits supérieurs du résultat sont forcés à 0, puis les bits {31:30} de GR r3 sont copiés dans les bits {62:61} du résultat. |
| SHR | Cette instruction permet de décaler vers la droite la valeur de GR r3 et place le résultat dans GR r1. Dans la forme signée, les positions de bits vides sont remplies avec le bit 63 de GR r3; Dans la forme non signée, les positions de bits vides sont remplies de 0. Le nombre de positions de bit à décaler est spécifié par la valeur dans GR r2 ou par une valeur immédiate spécifié. Le nombre de changements est interprété comme un nombre non signé. Si la valeur dans GR r2 est supérieure à 63, alors le résultat est tous 0 (pour le unsigned_form, ou si le bit 63 de GR r3 était 0) ou tous les uns (pour le signed_form si le bit 63 de GR r3 était 1). |
| SHRP | Cette instruction permet d'effectuer la concaténation des 2 opérandes de source, GR r2 et GR r3, pour former une valeur de 128 bits et décalés vers la quantité spécifié de droite de 6 bits. Les 64 bits les moins significatifs du résultat sont placés dans GR r1. |
| SRLZ | Cette instruction permet d'effectuer la sérialisation. |
| SSM | Cette instruction permet d'effectuer un «Ou binaire» avec le masque système (PSR{23:0}) et met le résultat dans le masque système. |
| ST | Cette instruction permet d'écrire une valeur constituée des octets spécifiés les moins significatifs de la valeur de GR r2 en mémoire à partir de l'adresse spécifiée par la valeur de GR r3. |
| STF | Cette instruction permet d'écrire une valeur, composée de octets spécifié, générée à partir de la valeur dans FR f2 et met dans la mémoire à partir de l'adresse spécifiée la valeur dans GR r3. |
| SUB | Cette instruction permet de soustraire le second opérande source (et une constante optionnelle 1) du premier opérande et le résultat est placé dans GR r1. |
| SUM | Cette instruction permet d'effectuer un «Ou binaire» de l'opérande immédiate avec le masque d'utilisateur (PSR{5:0}) et met le résultat dans le masque d'utilisateur. |
| SXT | Cette instruction permet de prendre un signe étendu de GR r3 à partir de la position de bit spécifiée et met le résultat dans GR r1. |
| SYNC | Cette instruction permet de garantir que lorsque les opérations de cache de vidage précédemment lancées (fc, fc.i) émises par le processeur local deviennent visibles pour les références de mémoire de données locales, les opérations de vidage précédentes sont également observées par le flux de récupération des instructions du processeur local. |
| TAK | Cette instruction permet de demander la clef de protection pour une adresse virtuelle spécifié et place le résultat dans GR r1. |
| TBIT | Cette instruction permet de sélectionner le bit spécifié par la position immédiat spécifié dans GR r3. Le bit sélectionné forme un résultat à 1 seul bit complémenté ou non en fonction du complément de trel. |
| TF | Cette instruction permet de sélectionner la valeur immédiate (comprise entre 32 et 63) du bit de caractéristique à tester à partir du vecteur de caractéristiques dans CPUID. |
| THASH | Cette instruction permet de générer une adresse d'entrée VHPT (Virtual Hashed Page Table) sur la base de l'adresse virtuelle spécifiée et place le résultat dans GR r1. |
| TNAT | Cette instruction permet de former un résultat à 1 seul bit avec le bit NaT de GR r3, ensuite il complète ou non en fonction du complément de trel. |
| TPA | Cette instruction permet de demander l'adresse physique pour l'adresse virtuelle spécifiée par GR r3 et place le résultat dans GR r1. |
| TTAG | Cette instruction permet de générer une balise utilisée pour la correspondance pendant les recherches de la table de pages hachée virtuelle (VHPT) et place le résultat dans GR r1. |
| UNPACK | Cette instruction permet de décompresser les éléments de données de GR r2 et r3 et place le résultat dans GR r1. |
| VMSW | Cette instruction permet de définir le bit PSR.vm sur la valeur spécifiée. |
| XCHG | Cette instruction permet de lire une valeur composée de certains octets dans la mémoire à partir de l'adresse spécifiée par la valeur dans GR r3. Les octets les moins significatifs de la valeur dans GR r2 sont écrits dans la mémoire en commençant à l'adresse spécifiée par la valeur dans GR r3. La valeur lue dans la mémoire est alors nulle étendue et placée dans GR r1 et le bit NaT correspondant à GR r1 est effacé. |
| XMA | Cette instruction permet de traiter 2 opérandes source (FR f3 et FR f4) comme des entiers signés ou non signés et multipliés. Le troisième opérande de source (FR f2) est étendu à 0 et ajouté au produit. Les 64 bits supérieurs ou inférieurs de la somme résultante sont sélectionnés et placés dans FR f1. |
| XMPY | Cette instruction permet de traiter 2 opérandes source (FR f3 et FR f4) comme des entiers signés ou non signés et multipliés. Les 64 bits supérieurs ou inférieurs du produit résultant sont sélectionnés et placés dans FR f1. |
| XOR | Cette instruction permet d'effectuer un «Ou exclusif binaire» de 2 opérandes sources et place le résultat dans GR r1. |
| ZXT | Cette instruction permet d'étendre la valeur de 0 de GR r3 dans la position de bit spécifiée et place le résultat dans GR r1. |
Dernière mise à jour : Mardi, le 24 juillet 2018