Assembleur PDP-11 |
MNS |
Maintenance normalization shift |
Syntaxe
Description
Cette instruction permet d'arrondir le contenu de FSPAD(0) en position de bit 34 (02) pour un nombre réel de double précision; déplace à gauche de 2 places les résultats de l'opération d'arrondissement (cette action supprime effectivement le bit caché); normalise le nombre résultant en utilisant le contrôle indirect NORMK du sélecteur (le résultat est laissé dans FSPAD (1)); ajuste l'exposant de ACO (E(0)) pour refléter la normalisation.
Mnémonique
Instruction |
Opcode
|
MNS |
170004 |
Dernière mise à jour : Lundi, le 8 octobre 2018