END LOOP |
Fin de boucle |
---|---|
VHDL |
Syntaxe
loop_label: while condition loop sequence_of_statements end loop loop_label; |
loop_label: for loop_parameter in range loop sequence_of_statements end loop loop_label; |
Paramètres
Nom | Description |
---|---|
loop_label | Ce paramètre permet d'indiquer le nom de l'étiquette de la boucle. |
condition | Ce paramètre permet d'indiquer une condition vrai à satisfaire pour rester dans la boucle. |
sequence_of_statements | Ce paramètre permet d'indiquer la séquence d'instructions à exécuter à chaque passage de la boucle. |
loop_parameter | Ce paramètre permet d'indiquer la variable de compteur de la boucle. |
range | Ce paramètre permet d'indiquer l'intervalle du compteur de la boucle. |
Description
Ce mot réservé permet d'indiquer la fin d'une instruction LOOP.
Dernière mise à jour : Mercredi, le 30 mai 2018