Voici la liste terme populaire pour le langage de programmation VHDL :
| Anglais | Français | Description |
|---|---|---|
| Analysis | Analyse | Ce mot permet d'indiquer la vérification de la syntaxe et la compilation d'une conception VHDL dans une bibliothèque de conception. |
| Architecture | Architecture | Ce mot permet d'indiquer une unité de bibliothèque associée à une entité décrivant son fonctionnement interne ou son organisation. Plusieurs architectures peuvent être définies pour une seule entité. |
| Component | Composante | Ce mot permet d'indiquer une définition de l'interface avec un sous-module, un peu comme un socket, à laquelle une unité peut ultérieurement être liée. |
| Concurrent Statements | Déclarations simultanées | Cette expression permet d'indiquer une déclarations dans une architecture s'exécutant simultanément en temps simulé, indépendamment de leur ordre. |
| Configuration | Configuration | Ce mot permet de définir une liaison de chaque instance de composante à une entité et chaque entité à une architecture. On peut le définir a l'aide d'une unité de bibliothèque de configuration ou d'une architecture. |
| Design File | Fichier de conception | Cette expression permet d'indiquer un fichier texte contenant le code source d'une ou de plusieurs unités de conception. |
| Design Library | Bibliothèque de conception | Cette expression permet d'indiquer une structure de données contenant des unités de conception analysées (unité de bibliothèque). |
| Design Unit | Unité de conception | Cette expression permet d'indiquer un module VHDL contenu dans un fichier de conception, constitué du code source d'une unité de bibliothèque précédé de toutes les clauses Library ou Use requises. L'analyse d'une unité de conception définit l'unité de bibliothèque correspondante dans une bibliothèque de conception. |
| Elaboration | Élaboration | Ce mot permet d'indiquer la construction d'un modèle simulable à travers la liaison descendante de sa hiérarchie structurelle, selon la configuration choisie. |
| Entity | Entité | Ce mot permet d'indiquer une unité de bibliothèque décrivant l'interface externe d'un modèle matériel. |
| Function | Fonction | Ce mot permet d'indiquer un groupe d'instructions séquentielles pouvant être appelées à partir d'endroits différents dans un modèle, lisant un ou plusieurs paramètres d'entrée et renvoyant une seule valeur. |
| Library Unit | Unité de bibliothèque | Cette expression permet d'indiquer une unité de conception analysée. Les 5 types d'unité de bibliothèques sont : entité, architecture, module, corps de module et configuration. |
| Overloading | Surcharge | Ce mot permet d'indiquer la définition de plusieurs fonctions ou procédures avec le même nom, fonctionnant sur différentes combinaisons ou types de paramètres. |
| Package | Module | Ce mot permet d'indiquer une unité primaire contenant une collection de déclarations et/ou de spécifications pouvant être utilisées dans d'autres unités de la bibliothèque. |
| Package Body | Corps du module | Cette expression permet d'indiquer l'unité secondaire associée à un module, dont l'objectif principal est de contenir le code complet des fonctions ou procédures ayant été déclarées dans le module associé. |
| Primary Unit | Unité primaire | Cette expression permet d'indiquer une unité de bibliothèque pouvant exister dans une bibliothèque de conception. Les unités de conception principales sont l'entité, le module et la configuration. |
| Procedure | Procédure | Ce mot permet d'indiquer ou groupe d'instructions séquentielles pouvant être appelées à partir de différents endroits d'un modèle. Il peut avoir les paramètres avec les modes in, out ou inout. |
| Process | Processus | Ce mot permet d'indiquer une instruction concurrente contenant une collection d'instructions séquentielles et pouvant interagir simultanément avec d'autres instructions concurrentes. |
| Resolution | Résolution | Ce mot permet d'indiquer la valeur d'un signal lorsqu'il est piloté simultanément par plusieurs sources. |
| Scope | Portée | Ce mot permet d'indiquer une région de code VHDL dans laquelle un élément déclaré (par exemple une constante) peut être utilisé. |
| Secondary Unit | Unité secondaire | Cette expression permet d'indiquer une bibliothèque définissant un corps associé à une unité primaire ayant déjà été analysée dans la même bibliothèque de conception. Les unités secondaires sont l'architecture (associé à l'entité) le corps du module (associé au module). |
| Sequential Statements | Déclarations séquentielles | Cette expression permet d'indiquer une déclaration étant exécuté dans l'ordre où elles sont écrites, comme pour les langages de programmation logiciels classiques. |
Dernière mise à jour : Mardi, le 29 mai 2018