| Assembleur 80x86 | DIVPD |
|---|---|
| INTEL Pentium 4+, SSE2 | Divide Packed Double-Precision Floating-Point Values |
Syntaxe
| DIVPD dest,source |
Paramètres
| Nom | Description |
|---|---|
| dest | Ce paramètre permet d'indiquer l'opérande à diviser et recevant le résultat |
| source | Ce paramètre permet d'indiquer l'opérande contenant le diviseur |
Description
Cette instruction permet d'effectuer une division de valeur réel de double précision de registre XMM ou d'emplacement mémoire de 128 bits.
Algorithme
|
MODULE DIVPD(dest,source) dest(0..63) ← dest(0..63) / source(0..63) dest(64..127) ← dest(64..127) / source(64..127) |
Mnémonique
| Instruction | Opcode | Description |
|---|---|---|
| DIVPD xmm1, xmm2/m128 | 66h 0Fh 5Eh /r | Cette instruction permet d'effectuer une division de valeur réel de double précision de registre XMM ou d'emplacement mémoire de 128 bits. |
Références
Intel® 64 and IA-32 Architectures Software Developer’s Manual Volume 2A: Instruction Set Reference, A-M, Edition Intel, Mars 2010, Publication No. 253666-034US, page 361 à 364.
Dernière mise à jour : Lundi, le 1 septembre 2014