| Assembleur 80x86 | FLDLG2 |
|---|---|
| INTEL MPU 8087+ | Float LoaD LoGarithmic 2 |
Syntaxe
| FLDLG2 |
Description
Cette instruction permet de mettre le résultat du logarithme de 2 de la base 10 dans ST(0).
Algorithme
|
Décrémentation de la pile du FPU ST(0) ← LOG 210 |
Mnémonique
| Instruction | Opcode | Description |
|---|---|---|
| FLDLG2 | D9h ECh | Cette instruction permet de mettre le résultat du logarithme de 2 de la base 10 dans ST(0). |
Voir également
Langage de programmation - Assembleur 80x86 - MPU : Coprocesseur mathématique
Références
Le livre d'Or PC, Martin Althaus, 1992, ISBN: 2-7361-0934-1, page 846
Intel® 64 and IA-32 Architectures Software Developer’s Manual Volume 2A: Instruction Set Reference, A-M, Edition Intel, Mars 2010, Publication No. 253666-034US, page 449 à 450.
Dernière mise à jour : Vendredi, le 5 septembre 2014