Section courante

A propos

Section administrative du site

Assembleur 80x86

INVLPG

INTEL 80486+ Invalidate TLB Entry

Syntaxe

INVLPG

Description

Cette instruction permet d'invalider les transferts du TLB (Translation Lookaside Buffer) du micro-processeur.

Mnémonique

Instruction Opcode Description
INVLPG mem8 0Fh 01h /7 Invalide l'entrée TLB pour la page contenant en emplacement mémoire spécifié.

Exceptions

Message Mode réel Virtuel 8086 Mode protégé Description
#GP(Protection général)   X X Le CPL ne vaut pas 0.

Voir également

Instruction assembleur 80x86 - Instruction INVLPGA

Références

Intel® 64 and IA-32 Architectures Software Developer’s Manual Volume 2A: Instruction Set Reference, A-M, Edition Intel, Mars 2010, Publication No. 253666-034US, page 598 à 599.

Dernière mise à jour : Lundi, le 1 septembre 2014