| Assembleur 80x86 | INVVPID |
|---|---|
| INTEL VMX (Virtualisation) | Invalidate Translations Based on VPID |
Syntaxe
| INVVPID destination, source |
Description
Cette instruction permet d'invalider la cartographie dans translation des tampons (TLB) et des caches de pagination structuré basé sur l'identificateur de processeur virtuel (VPID).
Algorithme
|
SI (pas dans opération VMX ) ou (RFLAGS.VM = 1) ou (IA32_EFER.LMA = 1 et CS.L = 0) ALORS EXCEPTION #UD SINON mais pas l'opération racine ALORS quitte VM SINON CPL > 0 ALORS EXCEPTION #GP(0) SINON INVVPID_TYPE ← valeur de l'opérande registre SI IA32_VMX_EPT_VPID_CAP MSR indique que le processeur ne support pas INVVPID_TYPE ALORS VMfail(Opération invalide à INVEPT/INVVPID) SINON INVVPID_DESC ← valeur de l'opérande mémoire SI INVVPID_DESC(63..16) ← 0 ALORS VMfail(Opération invalide à INVEPT/INVVPID) SINON EVALUER CAS INVVPID_TYPE CAS 0: VPID ← INVVPID_DESC(15..0) SI VPID = 0 ALORS VMfail(Opération invalide à INVEPT/INVVPID) SINON GL_ADDR ← INVVPID_DESC(127..64) SI GL_ADDR n'a pas une forme canonique ALORS VMfail(Opération invalide à INVEPT/INVVPID) SINON Cartographie invalide pour la balise GL_ADDR avec VPID succès VM FIN SI FIN SI CAS 1: VPID_CTX ← INVVPID_DESC(15..0) SI VPID = 0 ALORS VMfail(Opération invalide à INVEPT/INVVPID) SINON Toute la cartographie avec VPID succès VM FIN SI CAS 2: Toute la cartographie invalide avec tous les VPID non zéros succès VM CAS 3: VPID ← INVVPID_DESC(15..0) SI VPID = 0 ALORS VMfail(Opération invalide à INVEPT/INVVPID) SINON Toute la cartographique invalide avec une exception VPID de translation global succès VM FIN SI FIN EVALUER CAS FIN SI FIN SI FIN SI |
Mnémonique
| Instruction | Opcode | Description |
|---|---|---|
| INVVPID r64, m128 | 66h 0Fh 38h 81h | Cette instruction permet d'invalider la cartographie dans translation des tampons (TLB) et des caches de pagination structuré basé sur l'identificateur de processeur virtuel (VPID). |
| INVVPID r32, m128 | 66h 0Fh 38h 81h | Cette instruction permet d'invalider la cartographie dans translation des tampons (TLB) et des caches de pagination structuré basé sur l'identificateur de processeur virtuel (VPID). |
Références
Intel® 64 and IA-32 Architectures Software Developer’s Manual Volume 2B: Instruction Set Reference, N-Z, Edition Intel, Mars 2010, Publication No. 253667-034US, page 573 à 576.
Dernière mise à jour : Lundi, le 1 septembre 2014