Assembleur 80x86 | LSL |
---|---|
INTEL 80286+ | Load Segment Limit |
Syntaxe
LSL operande1,operande2 |
Description
Cette instruction permet de charger la limite de segment d'un descripteur de segment spécifié avec l'opérande source dans l'opérande de destination et fixe le drapeau ZF du regsistre EFLAGS.
Algorithme
SI SRC(Offset) > limite du descripteur de table ALORS ZF ← 0 FIN SI Lecture du descripteur de segment SI type de descripteur de segment est conforme au code segment ET (CPL > DPL) OU (RPL > DPL) OU type de segment n'est pas valide pour l'instruction ALORS ZF ← 0 SINON temp ← limite de segment de SRC SI G = 1 ALORS temp ← DécalageDesBitsVersLaGauche(12, temp) U 00000FFFh FIN SI SI taille de l'opérande = 32 bits ALORS DEST ← temp SINON DEST ← temp ∩ FFFFh FIN SI FIN SI |
Mnémonique
Instruction | Opcode | Description |
---|---|---|
LSL reg16, reg/mem16 | 0Fh 03h /r | Cette instruction permet de charger la limite de segment d'un descripteur de segment spécifié avec l'opérande source 16 bits dans l'opérande de destination de 16 bits et fixe le drapeau ZF du regsistre EFLAGS. |
LSL reg32, reg/mem16 | 0Fh 03h /r | Cette instruction permet de charger la limite de segment d'un descripteur de segment spécifié avec l'opérande source 16 bits dans l'opérande de destination de 32 bits et fixe le drapeau ZF du regsistre EFLAGS. |
LSL reg64, reg/mem16 | 0Fh 03h /r | Cette instruction permet de charger la limite de segment d'un descripteur de segment spécifié avec l'opérande source 16 bits dans l'opérande de destination de 64 bits et fixe le drapeau ZF du regsistre EFLAGS. |
Voir également
Instruction assembleur 80x86 - Instruction ARPL
Instruction assembleur 80x86 - Instruction LAR
Instruction assembleur 80x86 - Instruction VERR
Instruction assembleur 80x86 - Instruction VERW
Références
Intel® 64 and IA-32 Architectures Software Developer’s Manual Volume 2A: Instruction Set Reference, A-M, Edition Intel, Mars 2010, Publication No. 253666-034US, page 670 à 674.
Dernière mise à jour : Vendredi, le 5 septembre 2014