| Assembleur 80x86 | MOVMSKPD |
|---|---|
| INTEL Pentium 4+, SSE2 | Extract Packed Double-Precision Floating-Point Sign Mask |
Syntaxe
| MOVMSKPD registres32, registrexmm |
Paramètres
| Nom | Description |
|---|---|
| registres32 | Ce paramètre permet d'indiquer le registre 32 bits recevant la valeur. |
| registrexmm | Ce paramètre permet d'indiquer le registre XMM contenant la valeur à copier. |
Description
Cette instruction permet de copier les bits de signes de deux paquets de valeurs réels de double précision d'un registre XMM dans les 2 bits les plus bas d'un registre 32 bits. Les autres bits du registres 32 bits sont fixés à 0.
Algorithme
|
MODULE MOVMSKPD(registres32,registrexmm) registres32(0) ← registrexmm(63) registres32(1) ← registrexmm(127) registres32(3..2) ← 00b registres32(31..4) ← 0000000h |
Mnémonique
| Instruction | Opcode | Description |
|---|---|---|
| MOVMSKPD reg32, xmm | 66h 0Fh 50h /r | Copie les bits de signe 127 et 63 d'un registre XMM dans un registre 32 bits spécifié. |
Exceptions
| Message | Mode réel | Virtuel 8086 | Mode protégé | Description |
|---|---|---|---|---|
| #UD(Opcode invalide) | X | X | X | Les ensembles d'instructions SSE2 ne sont pas supporté, comme indiqué par le bit 26 du registre EDX de la fonction 0000_0001h de l'instruction CPUID. |
| X | X | X | Le bit de support du système d'exploitation FXSAVE et FXRSTOR (OSFXSR) du registre CR4 sont effacés à 0. | |
| X | X | X | Le bit d'émulation (EM) du registre CR0 est fixé à 1. | |
| #NM(Périphérique non disponible) | X | X | X | Le bit d'échangeur de tâche (TS) du registre CR0 est fixé à 1. |
Voir également
Instruction assembleur 80x86 - Instruction MOVMSKPS
Références
Intel® 64 and IA-32 Architectures Software Developer’s Manual Volume 2A: Instruction Set Reference, A-M, Edition Intel, Mars 2010, Publication No. 253666-034US, page 766 à 767.
Dernière mise à jour : Vendredi, le 5 septembre 2014