| Assembleur 80x86 | MOVSD |
|---|---|
| INTEL 80386+ | MOVe String Double word |
Syntaxe
| MOVSD |
Description
Cette instruction permet de copier un double mot de l'adresse DS:RSI, DS:ESI, DS:SI dans l'adresse ES:RDI, ES:EDI ou ES:DI et incrémente/décrémente les registres RDI, EDI, DI et RSI, ESI ou SI de 4 en fonction de l'état du drapeau de direction.
Algorithme
|
SI 64 bits ALORS opérandecible ← opérandesource SI DF = 0 ALORS RSI ← RSI + 4 RDI ← RDI + 4 SINON RSI ← RSI - 4 RDI ← RDI - 4 FIN SI SINON SI 32 bits ALORS opérandecible ← opérandesource SI DF = 0 ALORS ESI ← ESI + 4 EDI ← EDI + 4 SINON ESI ← ESI - 4 EDI ← EDI - 4 FIN SI SINON opérandecible ← opérandesource SI DF = 0 ALORS SI ← SI + 4 DI ← DI + 4 SINON SI ← SI - 4 DI ← DI - 4 FIN SI FIN SI |
Mnémonique
| Instruction | Opcode | Description |
|---|---|---|
| MOVSD | A5h | Copie le double mot de DS:(R)SI à ES:(R)DI, et alors incrémente ou décrément le registre (R)SI et (R)DI. |
Exceptions
| Message | Mode réel | Virtuel 8086 | Mode protégé | Description |
|---|---|---|---|---|
| #SS(Pile non-canonique) | X | X | X | Une adresse mémoire dépasse la limite du segment de pile ou n'est pas canonique |
| #GP(Protection général) | X | X | X | Une adresse mémoire dépasse la limite du segment de données ou n'est pas canonique |
| X | L'opérande de destination n'est pas dans un segment non écrivable | |||
| X | Un segment de données nulle est utilisé comme référence mémoire | |||
| #PF(Faute de page) | X | X | Une faute de page résultat de l'exécution de l'instruction | |
| #AC(Vérifie l'alignement) | X | X | Un désalignement de la référence mémoire est effectué quand une vérification d'alignement est activé |
Voir également
Instruction assembleur 80x86 - Instruction MOV
Instruction assembleur 80x86 - Instruction LODS
Instruction assembleur 80x86 - Instruction STOS
Références
Le livre d'Or PC, Martin Althaus, 1992, ISBN: 2-7361-0934-1, page 822
AMD64 Architecture Programmer's Manual Volume 3: General-Purpose and System Instructions, Edition Advanced Micro Devices, Revision 3.14, September 2007, Publication No. 24594, page 168.
Intel® 64 and IA-32 Architectures Software Developer’s Manual Volume 2A: Instruction Set Reference, A-M, Edition Intel, Mars 2010, Publication No. 253666-034US, page 792 à 796.