| Assembleur 80x86 | OUTSB |
|---|---|
| INTEL 80286+ | Output String Byte |
Syntaxe
| OUTSB |
Description
Cette instruction permet d'envoyer un octet contenu dans l'adresse DS:[SI] du port d'entrée/sortie et incrémente/décrémente le registre SI de 1 en fonction de l'état du drapeau de direction.
Algorithme
|
SI ((PE = 1) ET ((CPL > IOPL) ET (VM = 1))) ALORS * Mode protégé avec CPL > IOPL ou mode virtual 8086 SI (n'importe quel permission de bit d'E/S pour un port d'E/S à un accès = 1) ALORS EXCEPTION #GP(0) SINON Port(adresse) ← accumulateur FIN SI SINON Port(adresse) ← accumulateur FIN SI SI DF = 0 ALORS (E)DI ← (E)DI + 1 SINON (E)DI ← (E)DI - 1 FIN SI |
Mnémonique
| Instruction | Opcode | Description |
|---|---|---|
| OUTSB | 6Eh | Envoi un octet de l'adresse DS:(R)SI au port spécifié par DX et ensuite, incrémente ou décrémente le registre (R)SI. |
Exceptions
| Message | Mode réel | Virtuel 8086 | Mode protégé | Description |
|---|---|---|---|---|
| #SS(Pile) | X | X | X | Une adresse mémoire dépasse la limite du segment de pile ou n'est pas canonique |
| #GP(Sélecteur) | X | X | X | Un registre de segment est chargé, mais le descripteur de segment dépasse la limite de la table du descripteur. |
| X | Un segment de données nulle est utilisé comme référence mémoire | |||
| X | Un ou plusieurs bits de permission d'entrée/sortie sont fixer par le TSS pour un accès au port. | |||
| X | Le CPL est plus grand que le IOPL et une ou plusieurs bits de permission sont fixer par le TSS pour un accès au port. | |||
| #PF(Faute de page) | X | X | Une faute de page résultat de l'exécution de l'instruction | |
| #AC(Vérifie l'alignement) | X | X | Un désalignement de la référence mémoire est effectué quand une vérification d'alignement est activé |
Voir également
Référence des ports d'entrée/sortie 80x86
Instruction assembleur 80x86 - Instruction OUT
Instruction assembleur 80x86 - Instruction IN
Instruction assembleur 80x86 - Instruction INS
Références
Le livre d'Or PC, Martin Althaus, 1992, ISBN: 2-7361-0934-1, page 825
AMD64 Architecture Programmer's Manual Volume 3: General-Purpose and System Instructions, Edition Advanced Micro Devices, Revision 3.14, September 2007, Publication No. 24594, page 182.
Intel® 64 and IA-32 Architectures Software Developer’s Manual Volume 2B: Instruction Set Reference, N-Z, Edition Intel, Mars 2010, Publication No. 253667-034US, page 27 à 31.