| Assembleur 80x86 | PHADDD |
|---|---|
| SSSE3 | Packed Horizontal Add Doubleword |
Syntaxe
| PHADDD dest,source |
Description
Cette instruction permet d'effectuer l'addition de double mot entier horizontalement adjacent d'un opérande source et opérande destination et met le résultat dans l'opérande destination.
Algorithme
|
SI taille d'opérande = 64 bits ALORS dest(31..0) ← dest(63..32) + dest(31..0) dest(63..32) ← source(63..32) + source(31..0) SINON SI taille d'opérande = 128 bits ALORS dest(31..0) ← dest(63..32) + dest(31..0) dest(63..32) ← dest(127..96) + dest(95..64) dest(95..64) ← source(63..32) + source(31..0) dest(127..96) ← source(127..96) + source(95..64) FIN SI |
Mnémonique
| Instruction | Opcode | Description |
|---|---|---|
| PHADDD mm1,mm2/m64 | 0Fh 38h 02h /r | Cette instruction permet d'effectuer l'addition de double mot entier horizontalement adjacent d'un opérande source et opérande destination et met le résultat dans l'opérande destination. |
| PHADDD xmm1,xmm2/m128 | 66h 0Fh 38h 02h /r | Cette instruction permet d'effectuer l'addition de double mot entier horizontalement adjacent d'un opérande source et opérande destination et met le résultat dans l'opérande destination. |
Références
Intel® 64 and IA-32 Architectures Software Developer’s Manual Volume 2B: Instruction Set Reference, N-Z, Edition Intel, Mars 2010, Publication No. 253667-034US, page 123 à 125.
Dernière mise à jour : Samedi, le 20 septembre 2014