Section courante

A propos

Section administrative du site

Assembleur 80x86

POPFQ

x86-64+ POP to rFLAGS Quadword

Syntaxe

POPFQ

Description

Cette instruction permet de désempiler de la pile le registre 64 bits de drapeau (RFLAGS) contenant les indicateurs d'état.

Algorithme

Registre de drapeaux ← SS:(E)SP
(E)SP ← (E)SP + 8

Mnémonique

Instruction Opcode Description
POPFQ 9Dh Désempile le quadruple mot de la pile et la met dans le registres 64 bits des drapeaux (RFLAGS).

Exceptions

Message Mode réel Virtuel 8086 Mode protégé Description
#SS(Pile non-canonique) X X X Une adresse mémoire dépasse la limite du segment de pile ou n'est pas canonique
#GP(Protection général)   X   Le niveau de privilège d'entrée/sortie est inférieur à 3 et CR4.VME vaut 0.
  X   Le niveau de privilège d'entrée/sortie est inférieur à 3 et une opérande est de taille de 32 bits.
  X   Le niveau de privilège d'entrée/sortie est inférieur à 3 et les bits EFLAGS.VIP et le nouveau EFLAGS.IF valent 1.
  X   Le niveau de privilège d'entrée/sortie est inférieur à 3 et le nouveau EFLAGS.TF vaut 1.
#PF(Faute de page)   X X Une faute de page résultat de l'exécution de l'instruction
#AC(Vérifie l'alignement)   X X Un désalignement de la référence mémoire est effectué quand une vérification d'alignement est activé

Voir également

Langage de programmation - Assembleur 80x86 - Instruction PUSHF
Langage de programmation - Assembleur 80x86 - Instruction PUSHFD
Langage de programmation - Assembleur 80x86 - Instruction PUSHFQ
Langage de programmation - Structure de données - Structures récursives linéaires - Pile

Références

Intel® 64 and IA-32 Architectures Software Developer’s Manual Volume 2B: Instruction Set Reference, N-Z, Edition Intel, Mars 2010, Publication No. 253667-034US, page 234 à 237.

Dernière mise à jour : Vendredi, le 5 septembre 2014