| Assembleur 80x86 |
PREFETCH |
| AMD K6-2+ |
Prefetch L1 Data-Cache Line |
Syntaxe
Description
Cette instruction permet d'effectuer le chargement de l'entrée d'une séquence d'alignement de mémoire de 64 bits de l'adresse mémoire spécifié dans le cache de données L1 du microprocesseur.
Mnémonique
| Instruction |
Opcode |
Description |
| PREFETCH mem8 |
0Fh 0Dh /0 |
Charge la ligne de cache dans les données de cache de la ligne L1 |
Exceptions
| Message |
Mode réel |
Virtuel 8086 |
Mode protégé |
Description |
| #UD(Opcode invalide) |
X |
X |
X |
Cette instruction n'est pas supporté, comme indiqué par le bit 8 du registre ECX de la fonction 8000_00001h de l'instruction CPUID. |
| X |
X |
X |
Le mode long n'est pas supporté, comme indiqué par le bit 29 du registre EDX de la fonction 8000_00001h de l'instruction CPUID. |
| X |
X |
X |
Les instructions «3DNow!» ne sont pas supportés, comme indiqué par le bit 31 du registre EDX de la fonction 8000_00001h de l'instruction CPUID. |
| X |
X |
X |
L'opérande est un registre. |
Voir également
Instruction assembleur 80x86 - Instruction PREFETCH0
Instruction assembleur 80x86 - Instruction PREFETCH1
Instruction assembleur 80x86 - Instruction PREFETCH2
Dernière mise à jour : Vendredi, le 5 septembre 2014
