| Assembleur 80x86 | PSHUFLW |
|---|---|
| INTEL Pentium 4 (SSE2)+ | Shuffle Packed Low Words |
Syntaxe
| PSHUFLW destination, source, ordre |
Paramètres
| Nom | Description |
|---|---|
| destination | Ce paramètre permet d'indiquer un registre XMM recevant le résultat. |
| source | Ce paramètre permet d'indiquer un registre XMM ou un emplacement mémoire 128 bits correspondant à la source à utiliser. |
| ordre | Ce paramètre permet de sélectionner des mots du mots-clef inférieur de l'opérande source, soit une valeur immédiat de 8 bits. |
Description
Cette instruction permet de copier un mot d'une opérande source avec emplacement spécifié par un opérande immédiate dans la partie basse d'un opérande de destination. Cette opération est similaire à celle utilisée par l'instruction PSHUFD. Pour l'instruction PSHUFLW, chaque champ de 2 bits de l'opérande d'ordre sélectionne le contenu d'un emplacement de mot dans le mot-clef inférieur de l'opérande de destination. Les codages des champs d'opérande d'ordre sélectionnent des mots du mot-clef inférieur de l'opérande source à copier sur l'opérande de destination. L'opérande source peut être un registre XMM ou un emplacement mémoire 128 bits. L'opérande de destination est un registre XMM. L'opérande d'ordre est un immédiat de 8 bits.
Remarques
- Cette instruction permet de copier un mot de l'opérande source dans plusieurs emplacements de mots de l'opérande de destination.
- Les instructions PSHUFLW et PSHUFHW sont souvent perçu comme une alternative 16 bits à l'instruction PSHUFD 32 bits.
Algorithme
|
destination(0..15) ← (source >> (ordre(0..1) x 16))(0..15) destination(16..31) ← (source >> (ordre(2..3) x 16))(0..15) destination(32..47) ← (source >> (ordre(4..5) x 16))(0..15) destination(48..63) ← (source >> (ordre(6..7) x 16))(0..15) destination(64..127) ← source(64..127) |
Mnémonique
| Instruction | Opcode | Description |
|---|---|---|
| PSHUFLW xmm1, xmm2/m128, imm8 | F2h 0Fh 70h /r ib | Cette instruction permet de copier un mot d'une opérande source avec emplacement spécifié par un opérande immédiate dans la partie basse d'un opérande de destination. |
Références
Intel® 64 and IA-32 Architectures Software Developer's Manual Volume 2B: Instruction Set Reference, N-Z, Edition Intel, Mars 2010, Publication No. 253667-034US, page 258 à 260.