| Assembleur 80x86 | PSLLDQ |
|---|---|
| INTEL Pentium 4 (SSE2)+ | Packed Shift Double Quadword Left Logical |
Syntaxe
| PSLLDQ destination, source |
Description
Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un paquet de double quadruple mots.
Algorithme
|
Temporaire ← source SI Temporaire > 15 ALORS Temporaire ← 16 FIN SI destination ← destination << (Temporaire x 8) |
Mnémonique
| Instruction | Opcode | Description |
|---|---|---|
| PSLLDQ xmm1, imm8 | 66h 0Fh 73h /7 ib | Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un paquet de double quadruple mots. |
Références
Intel® 64 and IA-32 Architectures Software Developer’s Manual Volume 2B: Instruction Set Reference, N-Z, Edition Intel, Mars 2010, Publication No. 253667-034US, page 270 à 271.
Dernière mise à jour : Vendredi, le 5 septembre 2014