| Assembleur 80x86 |
PSLLQ |
| INTEL Pentium Pro+ |
Packed Shift Left Logical Qwords |
Syntaxe
|
PSLLQ destination, source
|
Description
Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un quadruple mot.
Algorithme
destination(63..0) ← destination(63..0) << source
|
Mnémonique
| Instruction |
Opcode |
Description |
| PSLLQ mm,mm/m64 |
0Fh F3h /r |
Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un quadruple mot. |
| PSLLQ mm,Imm8 |
0Fh 73h /6 Imm8 |
Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un quadruple mot. |
Références
Intel® 64 and IA-32 Architectures Software Developer’s Manual Volume 2B: Instruction Set Reference, N-Z, Edition Intel, Mars 2010, Publication No. 253667-034US, page 270 à 271.
Dernière mise à jour : Vendredi, le 5 septembre 2014
