| Assembleur 80x86 | PSLLW |
|---|---|
| INTEL Pentium Pro+ | Packed Shift Left Logical Words |
Syntaxe
| PSLLW destination, source |
Description
Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un paquet de mots.
Algorithme
|
destination(15..0) ← destination(15..0) << source destination(31..16) ← destination(31..16) << source destination(47..32) ← destination(47..32) << source destination(63..48) ← destination(63..48) << source |
Mnémonique
| Instruction | Opcode | Description |
|---|---|---|
| PSLLW mm,mm/m64 | 0Fh F1h /r | Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un paquet de mots. |
| PSLLW mm,Imm8 | 0Fh 71h /6 Imm8 | Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un paquet de mots. |
Références
Intel® 64 and IA-32 Architectures Software Developer’s Manual Volume 2B: Instruction Set Reference, N-Z, Edition Intel, Mars 2010, Publication No. 253667-034US, page 270 à 271.
Dernière mise à jour : Vendredi, le 5 septembre 2014