Section courante

A propos

Section administrative du site

Assembleur 80x86

SFENCE

INTEL Pentium III+, SSE Store Fence

Syntaxe

SFENCE

Description

Cette instruction permet d'agir comme une barrière pour forcer une priorité en mémoire (sérialisation) entre les instructions précédant emmagasiner du SFENCE et les instructions suivant le SFENCE.

Mnémonique

Instruction Opcode Description
SFENCE 0Fh AEh F8h Force l'ordre de sérialisation des opérations entreposés.

Voir également

Instruction assembleur 80x86 - Instruction LFENCE
Instruction assembleur 80x86 - Instruction MFENCE

Références

Intel® 64 and IA-32 Architectures Software Developer’s Manual Volume 2B: Instruction Set Reference, N-Z, Edition Intel, Mars 2010, Publication No. 253667-034US, page 423.

Dernière mise à jour : Lundi, le 8 septembre 2014