| Port d'entrée/sortie 80x86 | 0022h/0023h |
|---|---|
| Ensemble de puce, Cyrix, Intel 82351, 82359,... | Chip Set Selection |
Description
Les ports d'Entrée/Sortie 0022h et 0023h sont reliés au spécification de chacun des fabricants, le port 0022h donne accès à un registre, tandis que le 0023h est attribué à une commande de lecture ou d'écriture. Voici donc leur rôle:
| Registre | Nom | Description | Prérequis | ||
|---|---|---|---|---|---|
| 00h | DRAM memory array | Ce registre permet de demander la ligne 1 de type et population du tableau de mémoire DRAM. | Ensemble de puce Intel 82359. | ||
| 01h | DRAM memory array | Ce registre permet de demander la ligne 2 de type et population du tableau de mémoire DRAM. | Ensemble de puce Intel 82359. | ||
| 02h | DRAM memory array | Ce registre permet de demander la ligne 3 de type et population du tableau de mémoire DRAM. | Ensemble de puce Intel 82359. | ||
| 03h | DRAM memory array | Ce registre permet de demander la ligne 4 de type et population du tableau de mémoire DRAM. | Ensemble de puce Intel 82359. | ||
| 04h | DRAM speed/select | Ce registre permet de sélectionner la vitesse et de détecter la vitesse de la DRAM. | Ensemble de puce Intel 82359. | ||
| 80h | Faulty DRAM Relocation Address | Ce registre permet de gérer le registre utilitaire de l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C325. | ||
| 81h | Programmable I/O Setup #0 | Ce registre permet de programmer les ajustements d'entrée/sortie du #0 de l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C325. | ||
| 82h | Programmable I/O Decode #0 | Ce registre permet de programmer le décodeur d'entrée/sortie du #0 de l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C325. | ||
| 83h | Programmable I/O Setup #1 | Ce registre permet de programmer les ajustements d'entrée/sortie du #1 de l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C325. | ||
| 84h | Programmable I/O Decode #1 | Ce registre permet de programmer le décodeur d'entrée/sortie du #1 de l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C325. | ||
| 85h | Programmable I/O Setup #2 | Ce registre permet de programmer les ajustements d'entrée/sortie du #2 de l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C325. | ||
| 86h | Programmable I/O Decode #2 | Ce registre permet de programmer le décodeur d'entrée/sortie du #2 de l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C325. | ||
| 87h | Upper System ID Byte | Ce registre permet de gérer l'octet identification du haut système de l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C325. | ||
| 8Dh | Version Register | Ce registre permet de demander le numéro de la version de l'ensemble de puce 82C321 de Chip&Technologies: | Ensemble de puce 82C321. | ||
| Bit | Description | ||||
| 0 à 1 | Ces bits permettent de demander le numéro de version du 82C321. La valeur 00b permet d'indiquer la version initiale. | ||||
| 2 à 7 | Ces bits sont réservés. | ||||
| 8Eh | System Speed Select | Ce registre permet de gérer la vitesse du système de l'ensemble de puce 82C321 de Chip&Technologies. | Ensemble de puce 82C321. | ||
| Bit | Description | ||||
| 0 à 1 | Ces bits permettent de demander ou de changer la vitesse du microprocesseur. | ||||
| Valeur | Description | ||||
| 00b | Cette valeur permet de cadencé le microprocesseur à 16 Mhz. | ||||
| 01b | Cette valeur permet de cadencé le microprocesseur à 20 Mhz. | ||||
| 10b | Cette valeur permet de cadencé le microprocesseur à 25 Mhz. | ||||
| 11b | Cette valeur est réservé. | ||||
| 2 à 3 | Ces bits sont réservés. | ||||
| 4 | Ce bit permet d'indiquer si un coprocesseur mathématique est installé: | ||||
| Valeur | Description | ||||
| 0b | Cette valeur permet d'indiquer qu'il n'y a pas de coprocesseur d'installé. | ||||
| 1b | Cette valeur permet d'indiquer qu'il y a un coprocesseur d'installé. | ||||
| 5 | Ce bit permet d'indiquer si le coprocesseur mathématique est prêt: | ||||
| Valeur | Description | ||||
| 0b | Cette valeur permet d'indiquer que le coprocesseur doit indiquer qu'il est prêt. | ||||
| 1b | Cette valeur permet d'indiquer que le coprocesseur est prêt à utilisé. | ||||
| 6 | Ce bit permet d'indiquer d'activer le signal de délai d'un simple «-AF32» qu'utilise le microprocesseur lorsque son horloge est cadencé à 20 ou 25 Mhz: | ||||
| Valeur | Description | ||||
| 0b | Cette valeur permet d'indiquer qu'il est désactivé. | ||||
| 1b | Cette valeur permet d'indiquer qu'il est activé. Valeur par défaut. | ||||
| 7 | Ce bit est réservé. | ||||
| 8Fh | System Option Select | Ce registre permet de gérer le registre d'option système de l'ensemble de puce 82C321 de Chip&Technologies. | Ensemble de puce 82C321. | ||
| Bit | Description | ||||
| 0 | Ce bit permet d'indiquer s'il faut effectuer une correspondance de cycle d'horloge. Lorsqu'il y a correspondance, à 16 Mhz, il y a un cycle de 250 nanosecondes, à 20 Mhz, il y a un cycle de 240 nanosecondes et lorsqu'il est à 25 Mhz, il y a un cycle de 240 nanosecondes. Voici les valeurs possibles: | ||||
| Valeur | Description | ||||
| 0b | Cette valeur permet d'indiquer que la correspondance est désactivé. | ||||
| 1b | Cette valeur permet d'indiquer que la correspondance est activé. C'est la valeur par défaut. | ||||
| 1 | Ce bit permet d'indiquer d'activer ou désactiver le cycle rapide de la carte vidéo VGA: | ||||
| Valeur | Description | ||||
| 0b | Cette valeur permet d'indiquer que le cycle rapide VGA est désactivé. | ||||
| 1b | Cette valeur permet d'indiquer que le cycle rapide VGA est activé. | ||||
| 2 | Ce bit permet d'indiquer d'activer ou désactiver le signal de données prête étendue ou de délai d'attente: | ||||
| Valeur | Description | ||||
| 0b | Cette valeur permet d'indiquer que le délai d'attente est désactivé. | ||||
| 1b | Cette valeur permet d'indiquer que le délai d'attente est activé. C'est la valeur par défaut. | ||||
| 3 à 7 | Ces bits sont réservés. | ||||
| B4h | Version and Memory Enable | Ce registre permet de demander la version et d'activer la mémoire à l'aide de l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C322. | ||
| B5h | ROM Configuration | Ce registre permet de gérer la configuration de la ROM à l'aide de l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C322. | ||
| B6h | Memory Enable Register 1 | Ce registre permet de gérer le registre 1 d'activation de la mémoire à l'aide de l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C322. | ||
| B7h | Memory Enable Register 2 | Ce registre permet de gérer le registre 2 d'activation de la mémoire à l'aide de l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C322. | ||
| B8h | Reserved Register | Ce registre est réservé sous l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C322. | ||
| B9h | Memory Type | Ce registre permet de gérer le type de mémoire à l'aide de l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C322. | ||
| BAh | Operating Mode | Ce registre permet de gérer le mode d'opération de l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C322. | ||
| BBh | Timing Control | Ce registre permet de gérer le contrôle de minuterie de l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C322. | ||
| BCh | EMS Base Address | Ce registre permet de gérer l'adresse de base qu'utilise la mémoire EMS sous l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C322. | ||
| BDh | EMS Address Extension 1 | Ce registre permet de gérer l'extension 1 d'adresse qu'utilise la mémoire EMS sous l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C322. | ||
| BEh | EMS Address Extension 2 | Ce registre permet de gérer l'extension 1 d'adresse qu'utilise la mémoire EMS sous l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C322. | ||
| BFh | EMS Rang Address Register | Ce registre permet de gérer le registre de rang d'adressage qu'utilise la mémoire EMS sous l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C322. | ||
| C0h | Faulty DRAM Address Extension 1 | Ce registre permet de gérer l'exception d'extension 1 de l'adresse de DRAM sous l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C322. | ||
| C1h | Faulty DRAM Address Extension 2 | Ce registre permet de gérer l'exception d'extension 2 de l'adresse de la mémoire DRAM sous l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C322. | ||
| C2h | Faulty DRAM Base Address 1 | Ce registre permet de gérer l'exception de l'adresse de base 1 de la mémoire DRAM sous l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C322. | ||
| C3h | Config CCR3 Cyrix | Ce registre permet de contrôler la configuration du registre CCR3. | Microprocesseur Cyrix | ||
| Faulty DRAM Base Address 2 | Ce registre permet de gérer l'exception de l'adresse de base 2 de la mémoire DRAM sous l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C322. | |||
| Serial configuration A | Ce registre permet de contrôler la configuration du port série. | Ensemble de puce Intel 82351 | |||
| C4h | Faulty DRAM Base Address 3 | Ce registre permet de gérer l'exception de l'adresse de base 3 de la mémoire DRAM sous l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C322. | ||
| C5h | Faulty DRAM Base Address 4 | Ce registre permet de gérer l'exception de l'adresse de base 4 de la mémoire DRAM sous l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C322. | ||
| C6h | Faulty DRAM Relocation Address | Ce registre permet de gérer l'exception d'erreur de relocalisation d'adresse de la mémoire DRAM sous l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C322. | ||
| E0h | Split Ram Address Register | Ce registre permet de gérer le registre découpant les adresses de mémoire RAM sous l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C322. | ||
| E1h | Split Enable Register | Ce registre permet de gérer l'activation du registre de découpage sous l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C322. | ||
| E2h | Channel Recovery Register (A30-A24) | Ce registre permet de gérer le registre de canal de récupération de la ligne d'adressage 24 à 30 sous l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C322. | ||
| E3h | Channel Recovery Register (A23-A16) | Ce registre permet de gérer le registre de canal de récupération de la ligne d'adressage 16 à 23 sous l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C322. | ||
| E4h | Channel Recovery Register (A8-A15) | Ce registre permet de gérer le registre de canal de récupération de la ligne d'adressage 8 à 15 sous l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C322. | ||
| E5h | Channel Recovery Register (A2-A7) | Ce registre permet de gérer le registre de canal de récupération de la ligne d'adressage 2 à 7 sous l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C322. | ||
| E6h | Channel Recovery Register (ARB13-10) | Ce registre permet de gérer le registre de canal de récupération de la ligne ARB 10 à 13 sous l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C322. | ||
| E7h | Channel Recovery Register (D/C) | Ce registre permet de gérer le registre de canal de récupération D/C sous l'ensemble de puce 82C322 de Chip&Technologies. | Ensemble de puce 82C322. | ||
| FEh | Get Cyrix ID | Ce registre permet de demander le type de microprocesseur de type Cyrix installé dans la machine. Voici les valeurs possibles retourner par le port 0023h: | Microprocesseur Cyrix | ||
| Valeur | Description | ||||
| 00h | Cx486 SLC | ||||
| 01h | Cx486 DLC | ||||
| 02h | Cx486 SLC2 | ||||
| 03h | Cx486 DLC2 | ||||
| 04h | Cx486 SRx (mise-à-jour du Cx486SLC) | ||||
| 05h | Cx486 DRx (mise-à-jour du Cx486DLC) | ||||
| 06h | Cx486 SRx2 (mise-à-jour du 2x Cx486SLC) | ||||
| 07h | Cx486 DRx2 (mise-à-jour du 2x Cx486DLC) | ||||
| 10h | Cx486S | ||||
| 11h | Cx486S2 | ||||
| 12h | Cx486Se | ||||
| 13h | Cx486S2e | ||||
| 1Ah | Cx486DX | ||||
| 1Bh | Cx486DX2 | ||||
| 1Fh | Cx486DX4 | ||||
| 28h | 5x86 1xs | ||||
| 29h | 5x86 2xs | ||||
| 2Ah | 5x86 1xp | ||||
| 2Bh | 5x86 2xp | ||||
| 2Ch | 5x86 4xs | ||||
| 2Dh | 5x86 3xs | ||||
| 2Eh | 5x86 4xp | ||||
| 2Fh | 5x86 3xp | ||||
| 30h | 6x86 1xs | ||||
| 31h | 6x86 2xs | ||||
| 32h | 6x86 1xp | ||||
| 33h | 6x86 2xp | ||||
| 34h | 6x86 4xs | ||||
| 35h | 6x86 3xs | ||||
| 36h | 6x86 4xp | ||||
| 37h | 6x86 3xp | ||||
| 40h | GxM 4x0 | ||||
| 41h | MediaGX x1/GxM 6x0 | ||||
| 42h | GxM 4x1 | ||||
| 43h | GxM 6x1 | ||||
| 44h | MediaGX 4xs/GxM 7x0 | ||||
| 45h | MediaGX 3xs/GxM 8x0 | ||||
| 46h | MediaGX 4xp/GxM 7x1 | ||||
| 47h | MediaGX 3xp/GxM 5x1 | ||||
| 50h | 6x86MX s base 1x | ||||
| 51h | 6x86MX 2xs | ||||
| 52h | 6x86MX 2.5xs | ||||
| 53h | 6x86MX 3xs | ||||
| 54h | 6x86MX 3.5xs | ||||
| 55h | 6x86MX 4xs | ||||
| 56h | 6x86MX 4.5xs | ||||
| 57h | 6x86MX 5xs | ||||
| 58h | 6x86MX p base 1x/1xp | ||||
| 59h | 6x86MX 2xp | ||||
| 5Ah | 6x86MX 2.5xp | ||||
| 5Bh | 6x86MX 3xp | ||||
| 5Ch | 6x86MX 3.5xp | ||||
| 5Dh | 6x86MX 4xp | ||||
| 5Eh | 6x86MX 4.5xp | ||||
| 5Fh | 6x86MX 5xp | ||||
Voir également
Index des entreprises - Cyrix
Langage de programmation - Turbo Pascal - Turbo Pascal et Assembleur - Microprocesseur Cyrix
Références
Chips and Technologies, Inc, Chips/280, 9 août 1989, CPI022.1/8-89 REV 1.0, page 15 à 16 et 31, (site externe)
The Undocumented PC: A programmer's Guide to I/O, CPUs, and Fixed Memory Areas - Second Edition, Edition Addison-Wesley, Frank van Gilluwe, 1997, ISBN: 0-201-47950-8, page 801 à 805.
Dernière mise à jour : Samedi, le 2 août 2014