| Assembleur SuperH | SHLR |
|---|---|
| SuperH | Shift Logical Right |
Syntaxe
| SHLR Rn |
Description
Cette instruction permet d'effectuer un décalage logique du contenu du registre général vers la droite de 1 bit et entrepose le résultat dans le registre spécifié.
Algorithme
|
MODULE SHLR(n) * SHLR Rn SI R[n] ∩ 00000001h = 0 ALORS T ← 0 SINON T ← 1 FIN SI R[n] ← R[n] >> 1 R[n] ← R[n] ∩ 7FFFFFFFh PC ← PC + 2 |
Mnémonique
| Instruction | Abstrait | Opcode | Cycle |
|---|---|---|---|
| SHLR Rn | 0 → Rn → T | 0100nnnn00000001 | 1 |
Dernière mise à jour : Mardi, le 28 juillet 2015