Référence des instructions de l'assembleur du microprocesseur SuperH :
| Nom | Description |
|---|---|
| ADD | Cette instruction permet d'effectuer l'addition de registre général m, d'un registre de données et entrepose le résultat dans un registre. |
| ADDC | Cette instruction permet d'effectuer l'addition de registre général m, d'un registre de données et entrepose le résultat dans un registre en tenant compte du bit de retenue. |
| ADDV | Cette instruction permet d'effectuer l'addition de registre général m, d'un registre de données et entrepose le résultat dans un registre et si un débordement se produit, le bit T est fixé à 1. |
| AND | Cette instruction permet d'effectuer un «Et binaire» du contenu d'un registre général avec un autre registre général et entrepose le résultat dans un registre. |
| BF | Cette instruction permet d'effectuer une branchement conditionnel si le bit T vaut 0. |
| BF/S | Cette instruction permet d'effectuer une branchement conditionnel si le bit T vaut 0 en effectuant un délai de fente. |
| BRA | Cette instruction permet d'effectuer un branchement inconditionnel à l'adresse spécifié. |
| BRAF | Cette instruction permet d'effectuer un branchement inconditionnel à l'adresse longue spécifié. |
| BSR | Cette instruction permet d'effectuer un branchement à une sous-routine de procédure à l'adresse spécifié. |
| BSRF | Cette instruction permet d'effectuer un branchement à une sous-routine de procédure à l'adresse longue spécifié. |
| BT | Cette instruction permet d'effectuer une branchement conditionnel si le bit T vaut 1. |
| BT/S | Cette instruction permet d'effectuer une branchement conditionnel si le bit T vaut 1 en effectuant un délai de fente. |
| CLRMAC | Cette instruction permet d'effacer le registre MACH et MACL. |
| CLRT | Cette instruction permet d'effacer le bit T. |
| CMP/cond | Cette instruction permet d'effectuer une comparaison d'un registre générale avec un registre de données et fixe le bit T à si la condition est satisfaite. |
| DIV0S | Cette instruction permet d'initialiser l'instruction pour une division entière (signé). |
| DIV0U | Cette instruction permet d'initialiser l'instruction pour une division naturel (non-signé). |
| DIV1 | Cette instruction permet d'effectuer une division d'un bit d'un registre générale de 32 bits du dividende par le diviseur. |
| DMULS.L | Cette instruction permet d'effectuer un traitement de multiplication entière (signé) de contenu d'un registre général avec un autre registre général et entrepose le résultat 64 bits dans les registres MACL et MACH. |
| DMULU.L | Cette instruction permet d'effectuer un traitement de multiplication naturel (non-signé) de contenu d'un registre général avec un autre registre général et entrepose le résultat 64 bits dans les registres MACL et MACH. |
| DT | Cette instruction permet de décrémenter de 1 le registre général, compare le résultat avec 0 et fixe le bit T à 1 si le résultat est 0. |
| EXTS | Cette instruction permet d'étendre les signes d'un registre générale et d'entreposer le résultat dans un registre. |
| EXTU | Cette instruction permet d'étendre le zéro d'un registre générale et d'entreposer le résultat dans un registre. |
| JMP | Cette instruction permet d'effectuer un branchement inconditionnel à l'adresse spécifié par le registre d'adressage indirecte. |
| JSR | Cette instruction permet d'effectuer un branchement à une sous-routine de procédure à l'adresse spécifié par l'adresse de registre indirecte. |
| LDC | Cette instruction permet d'entreposer l'opérande source dans le registre de contrôle SR, GBR, VBR, MOD, RE ou RS. |
| LDRE | Cette instruction permet d'entreposer l'adresse effective de l'opérande source dans le registre de fin de répétition RE. |
| LDRS | Cette instruction permet d'entreposer l'adresse effective e l'opérande source dans le registre de début de répétition RS. |
| LDS | Cette instruction permet d'entreposer l'opérande source dans le registre système MACH, MACL ou PR ou le registre DSP, DSR, A0, X0, X1, Y0 ou Y1. |
| MAC.L | Cette instruction permet d'effectuer une multiplication entière (signé) d'opérandes 32 bits en utilisant le contenu d'un registre général et d'un registre d'adresse. |
| MAC.W | Cette instruction permet d'effectuer une multiplication entière (signé) d'opérandes 16 bits en utilisant le contenu d'un registre général et d'un registre d'adresse. |
| MOV | Cette instruction permet de transférer l'opérande source ou une valeur immédiate dans l'opérande de destination. |
| MOVA | Cette instruction permet d'entreposer l'adresse effective de l'opérande source dans le registre général R0. |
| MOVT | Cette instruction permet d'entreposer la valeur du bit T dans le registre général Rn. |
| MUL.L | Cette instruction permet d'effectuer une multiplication 32 bits du contenu d'un registre général par un autre registre général et entrepose la partie basse du résultat 32 bits dans le registre MACL. |
| MULS.W | Cette instruction permet d'effectuer un traitement de multiplication 16 bits entière (signé) du contenu d'un registre général par un autre registre général et entrepose le résultat 32 bits dans le registre MACL. |
| MULU.W | Cette instruction permet d'effectuer un traitement de multiplication 16 bits naturel (non-signé) du contenu d'un registre général par un autre registre général et entrepose le résultat 32 bits dans le registre MACL. |
| NEG | Cette instruction permet d'effectuer le complément à 2 de données dans le registre général spécifié et entrepose le résultat dans le registre spécifié. |
| NEGC | Cette instruction permet de soustraire le registre général de données spécifié et le bit T de 0 et entrepose le résultat dans le registre spécifié. |
| NOP | Cette instruction ne fait pas d'opération et se contente d'uniquement incrémenter le registre PC à la prochaine instruction. |
| NOT | Cette instruction permet de prendre le complément à 1 d'un registre générale de données et entrepose le résultat dans le registre spécifié. |
| OR | Cette instruction permet d'effectuer un «Ou binaire» du contenu d'un registre général avec un autre registre général et entrepose le résultat dans un registre. |
| ROTCL | Cette instruction permet d'effectuer la rotation du contenu d'un registre général et le bit T vers la gauche d'un bit, puis entrepose le résultat dans le registre spécifié. |
| ROTCR | Cette instruction permet d'effectuer la rotation du contenu d'un registre général et le bit T vers la droite d'un bit, puis entrepose le résultat dans le registre spécifié. |
| ROTL | Cette instruction permet d'effectuer la rotation du contenu d'un registre général vers la gauche de 1 bit, puis entrepose le résultat le registre spécifié. |
| ROTR | Cette instruction permet d'effectuer la rotation du contenu d'un registre général vers la droite de 1 bit, puis entrepose le résultat le registre spécifié. |
| RTE | Cette instruction permet de retourner d'une routine d'interruption. |
| RTS | Cette instruction permet de retourner d'une sous-routine de procédure. |
| SETRC | Cette instruction permet de fixer le compteur de répétition d'un registre SR du compteur RC. |
| SETT | Cette instruction permet de fixer le bit T à 1. |
| SHAL | Cette instruction permet d'effectuer un décalage arithmétique du contenu du registre général vers la gauche de 1 bit et entrepose le résultat dans le registre spécifié. |
| SHAR | Cette instruction permet d'effectuer un décalage arithmétique du contenu du registre général vers la droite de 1 bit et entrepose le résultat dans le registre spécifié. |
| SHLL | Cette instruction permet d'effectuer un décalage logique du contenu du registre général vers la gauche de 1 bit et entrepose le résultat dans le registre spécifié. |
| SHLLn | Cette instruction permet d'effectuer un décalage logique du contenu du registre général vers la gauche de 2, 8 ou 16 bit et entrepose le résultat dans le registre spécifié. |
| SHLR | Cette instruction permet d'effectuer un décalage logique du contenu du registre général vers la droite de 1 bit et entrepose le résultat dans le registre spécifié. |
| SHLRn | Cette instruction permet d'effectuer un décalage logique du contenu du registre général vers la droite de 2, 8 ou 16 bit et entrepose le résultat dans le registre spécifié. |
| SLEEP | Cette instruction permet de fixer le microprocesseur en mode de sommeil et d'économie d'énergie. |
| STC | Cette instruction permet d'entreposer les données du registre de contrôle SR, GBR, VBR, MOD, RE ou RS dans la destination spécifié. |
| STS | Cette instruction permet d'entreposer les données du registre système MACH, MACL ou PR ou le registre DSP, DSR, A0, X0, X1, Y0 ou Y1 dans la destination spécifié. |
| SUB | Cette instruction permet de soustraire les données du registre général d'un autre registre de données et entrepose le résultat dans le registre spécifié. |
| SUBC | Cette instruction permet de soustraire le registre de données spécifié et la valeur du bit T des données d'un registre général et entrepose le résultat dans le registre spécifié. |
| SUBV | Cette instruction permet de soustraire les données du registre général d'un autre registre de données et entrepose le résultat dans le registre spécifié et si sous-débordement se produit, le bit T est fixé à 1. |
| SWAP | Cette instruction permet d'échanger la partie haute et la partie basse d'octets dans le registre générales de données et entrepose le résultat dans le registre spécifié. |
| TAS | Cette instruction permet de lire l'octet de données de l'adresse spécifié par le registre générale et fixe le bit T à 1 si les données sont 0 ou efface le bit T si les données sont différentes de 0. |
| TRAPA | Cette instruction permet de débuter une traitement de trappe d'exception. |
| TST | Cette instruction permet d'effectuer un «Et binaire logique» du contenu d'un registre général avec un autre registre général et fixe le bit T à 1 si le résultat est 0 sinon le bit T vaut 0 si le résultat n'est pas 0. |
| XOR | Cette instruction permet d'effectuer un «Ou exclusif binaire» du contenu d'un registre général avec un autre registre général et entrepose le résultat dans un registre. |
| XTRCT | Cette instruction permet d'extraire les 32 bits du milieu des registres généraux couplés en 64 bits et entrepose le résultat dans le registre 32 bits spécifié. |
Dernière mise à jour : Mardi, le 24 juillet 2018