Introduction

Le MC68030 est un microprocesseur amélioré 32 bits de deuxième génération de Motorola. Le MC68030 fait partie de la famille des périphériques M68000 combinant un coeur d'unité centrale de traitement (CPU), un cache de données, un cache d'instructions, un contrôleur de bus amélioré et une unité de gestion de la mémoire (MMU) dans un seul périphérique VLSI. Le microprocesseur est conçu pour fonctionner à des vitesses d'horloge supérieures à 20 MHz. Le MC68030 est implémenté avec des registres et des chemins de données 32 bits, des adresses 32 bits, un ensemble d'instructions riche et des modes d'adressage polyvalents.

Le MC68030 est un code objet compatible avec les premiers membres de la famille MC68000 et possède les fonctionnalités supplémentaires d'une MMU sur puce, d'un cache de données et d'une interface de bus améliorée. Il conserve l'interface de coprocesseur flexible mise au point dans le MC68020 et fournit une prise en charge complète de la virgule flottante IEEE via cette interface avec le coprocesseur à virgule flottante MC68881 ou MC68882. De plus, les blocs fonctionnels internes de ce microprocesseur sont conçus pour fonctionner en parallèle, ce qui permet de chevaucher l'exécution des instructions. En plus de l'exécution des instructions, les caches internes, la MMU sur puce et le contrôleur de bus externe fonctionnent tous en parallèle.

Le MC68030 prend entièrement en charge la structure de bus non multiplexé du MC68020, avec 32 bits d'adresse et 32 bits de données. Le bus MC68030 dispose d'un contrôleur amélioré prenant en charge les cycles de bus désynchronisées et synchronisées et les transferts de données en rafale. Il prend également en charge le mécanisme de dimensionnement de bus dynamique MC68020 déterminant automatiquement les tailles de port de périphérique cycle par cycle lorsque le processeur transfère des opérandes vers ou depuis des périphériques externes.

Les instructions et les données requises par le processeur sont fournies à partir des caches internes chaque fois que possible. La MMU traduit l'adresse logique générée par le microprocesseur en une adresse physique en utilisant son cache de traduction d'adresse (ATC). Le contrôleur de bus gère le transfert de données entre le CPU et la mémoire ou les périphériques à l'adresse physique.

Fiche technique

Voici les caractéristiques de la puce «MC68030» de «Motorola»:

Programmation