Langage de programmation - Assembleur 80x86 - x86-64

Voici une vue de la liste des instructions reconnus par le x86-64 :

Mnémonique	op1	op2	op3	op4	iext	pf	0F	po	so	o	proc	m	rl	x	testé f	modif f	def f	undef f	f valeurs	Description
ADC	r/m8	r8						10		r				L	.......c	o..szapc	o..szapc			Cette instruction additionne 2 quantités numériques sur 8, 16, 32 ou 64 bits et ajoute ensuite la valeur de l'indicateur de retenue, lequel est contenu dans le drapeau CF(CARRY FLAG), à la somme obtenu.
ADC	r/m16/32/64	r16/32/64						11		r				L	.......c	o..szapc	o..szapc			Cette instruction additionne 2 quantités numériques sur 8, 16, 32 ou 64 bits et ajoute ensuite la valeur de l'indicateur de retenue, lequel est contenu dans le drapeau CF(CARRY FLAG), à la somme obtenu.
ADC	r8	r/m8						12		r					.......c	o..szapc	o..szapc			Cette instruction additionne 2 quantités numériques sur 8, 16, 32 ou 64 bits et ajoute ensuite la valeur de l'indicateur de retenue, lequel est contenu dans le drapeau CF(CARRY FLAG), à la somme obtenu.
ADC	r16/32/64	r/m16/32/64						13		r					.......c	o..szapc	o..szapc			Cette instruction additionne 2 quantités numériques sur 8, 16, 32 ou 64 bits et ajoute ensuite la valeur de l'indicateur de retenue, lequel est contenu dans le drapeau CF(CARRY FLAG), à la somme obtenu.
ADC	AL	imm8						14							.......c	o..szapc	o..szapc			Cette instruction additionne 2 quantités numériques sur 8, 16, 32 ou 64 bits et ajoute ensuite la valeur de l'indicateur de retenue, lequel est contenu dans le drapeau CF(CARRY FLAG), à la somme obtenu.
ADC	RAX	imm16/32						15							.......c	o..szapc	o..szapc			Cette instruction additionne 2 quantités numériques sur 8, 16, 32 ou 64 bits et ajoute ensuite la valeur de l'indicateur de retenue, lequel est contenu dans le drapeau CF(CARRY FLAG), à la somme obtenu.
ADC	r/m8	imm8						80		2				L	.......c	o..szapc	o..szapc			Cette instruction additionne 2 quantités numériques sur 8, 16, 32 ou 64 bits et ajoute ensuite la valeur de l'indicateur de retenue, lequel est contenu dans le drapeau CF(CARRY FLAG), à la somme obtenu.
ADC	r/m16/32/64	imm16/32						81		2				L	.......c	o..szapc	o..szapc			Cette instruction additionne 2 quantités numériques sur 8, 16, 32 ou 64 bits et ajoute ensuite la valeur de l'indicateur de retenue, lequel est contenu dans le drapeau CF(CARRY FLAG), à la somme obtenu.
ADC	r/m16/32/64	imm8						83		2				L	.......c	o..szapc	o..szapc			Cette instruction additionne 2 quantités numériques sur 8, 16, 32 ou 64 bits et ajoute ensuite la valeur de l'indicateur de retenue, lequel est contenu dans le drapeau CF(CARRY FLAG), à la somme obtenu.
ADD	r/m8	r8						00		r				L		o..szapc	o..szapc			Cette instruction additionne 2 quantités numériques sur 8, 16, 32 ou 64 bits.
ADD	r/m16/32/64	r16/32/64						01		r				L		o..szapc	o..szapc			Cette instruction additionne 2 quantités numériques sur 8, 16, 32 ou 64 bits.
ADD	r8	r/m8						02		r						o..szapc	o..szapc			Cette instruction additionne 2 quantités numériques sur 8, 16, 32 ou 64 bits.
ADD	r16/32/64	r/m16/32/64						03		r						o..szapc	o..szapc			Cette instruction additionne 2 quantités numériques sur 8, 16, 32 ou 64 bits.
ADD	AL	imm8						04								o..szapc	o..szapc			Cette instruction additionne 2 quantités numériques sur 8, 16, 32 ou 64 bits.
ADD	RAX	imm16/32						05								o..szapc	o..szapc			Cette instruction additionne 2 quantités numériques sur 8, 16, 32 ou 64 bits.
ADD	r/m8	imm8						80		0				L		o..szapc	o..szapc			Cette instruction additionne 2 quantités numériques sur 8, 16, 32 ou 64 bits.
ADD	r/m16/32/64	imm16/32						81		0				L		o..szapc	o..szapc			Cette instruction additionne 2 quantités numériques sur 8, 16, 32 ou 64 bits.
ADD	r/m16/32/64	imm8						83		0				L		o..szapc	o..szapc			Cette instruction additionne 2 quantités numériques sur 8, 16, 32 ou 64 bits.
ADDPD	xmm	xmm/m128			SSE2	66	0F	58		r										Cette instruction permet d'effectuer une addition de 2 paquets de valeurs réels de double précision d'un opérande source et d'un opérande destination et entrepose le résultat dans l'opérande de destination sous le format d'un paquet de valeurs réels de double précision.
ADDPS	xmm	xmm/m128			SSE		0F	58		r										Cette instruction permet d'effectuer une addition SIMD de 4 paquets de valeurs réels de simple précision d'un opérande source et d'un opérande destination et entrepose le résultat dans l'opérande de destination sous le format d'un paquet de valeurs réels de simple précision.
ADDSD	xmm	xmm/m64			SSE2	F2	0F	58		r										Cette instruction permet d'effectuer une addition de la partie basse d'une valeur réel de double précision d'un opérande source et destination et entrepose le résultat dans un opérande de destination de valeur réel de double précision.
ADDSS	xmm	xmm/m32			SSE	F3	0F	58		r										Cette instruction permet d'effectuer une addition de la partie basse d'une valeur réel de simple précision d'un opérande source et destination et entrepose le résultat dans un opérande de destination de valeur réel de simple précision.
ADDSUBPD	xmm	xmm/m128			SSE3	66	0F	D0		r										Cette instruction permet d'effectuer une soustraction de la partie basse d'une valeur réel de double précision d'un opérande source et destination et entrepose le résultat dans un opérande de destination de valeur réel de double précision et d'effectuer une addition de la partie haute d'une valeur réel de double précision d'un opérande source et destination et entrepose le résultat dans un opérande de destination de valeur réel de double précision.
ADDSUBPS	xmm	xmm/m128			SSE3	F2	0F	D0		r										Cette instruction permet d'effectuer une soustraction de la partie basse d'un paquet de valeur réel de simple précision d'un opérande source et destination et entrepose le résultat dans un opérande de destination de valeur réel de simple précision et d'effectuer une addition de la partie haute d'un paquet de valeur réel de simple précision d'une opérande source et destination et entrepose le résultat dans un opérande de destination de valeur réel de simple précision.
AND	r/m8	r8						20		r				L		o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un ET BINAIRE sur les 2 opérandes spécifiés.
AND	r/m16/32/64	r16/32/64						21		r				L		o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un ET BINAIRE sur les 2 opérandes spécifiés.
AND	r8	r/m8						22		r						o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un ET BINAIRE sur les 2 opérandes spécifiés.
AND	r16/32/64	r/m16/32/64						23		r						o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un ET BINAIRE sur les 2 opérandes spécifiés.
AND	AL	imm8						24								o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un ET BINAIRE sur les 2 opérandes spécifiés.
AND	RAX	imm16/32						25								o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un ET BINAIRE sur les 2 opérandes spécifiés.
AND	r/m8	imm8						80		4				L		o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un ET BINAIRE sur les 2 opérandes spécifiés.
AND	r/m16/32/64	imm16/32						81		4				L		o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un ET BINAIRE sur les 2 opérandes spécifiés.
AND	r/m16/32/64	imm8						83		4				L		o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un ET BINAIRE sur les 2 opérandes spécifiés.
ANDNPD	xmm	xmm/m128			SSE2	66	0F	55		r										Cette instruction permet d'effectuer un ET BINAIRE sur les 2 paquets d'opérandes de valeur de format réel de double précision et inverse chacun des bits du résultat.
ANDNPS	xmm	xmm/m128			SSE		0F	55		r										Cette instruction permet d'effectuer un ET BINAIRE sur les 2 opérandes 128 bits spécifiés et inverse chacun des bits du résultat.
ANDPD	xmm	xmm/m128			SSE2	66	0F	54		r										Cette instruction permet d'effectuer un ET BINAIRE sur les 2 paquets d'opérandes de valeur de format réel de double précision.
ANDPS	xmm	xmm/m128			SSE		0F	54		r										Cette instruction permet d'effectuer un ET BINAIRE sur les 2 opérandes 128 bits spécifiés.
BLENDPD	xmm	xmm/m128	imm8		SSE4.1	66	0F	3A	0D	r	C2++									Cette instruction permet de copier le paquet de valeurs réel de double précisions de l'opérande source dans l'opérande de destination si la condition de masque de l'opérande immédiate est rempli.
BLENDPS	xmm	xmm/m128	imm8		SSE4.1	66	0F	3A	0C	r	C2++									Cette instruction permet de copier le paquet de valeurs réel de simple précisions de l'opérande source dans l'opérande de destination si la condition de masque de l'opérande immédiate est rempli.
BSF	r16/32/64	r/m16/32/64					0F	BC		r						o..szapc	....z...	o..s.apc		Cette instruction permet d'effectuer une comparaison binaire de la droite vers la gauche.
BSR	r16/32/64	r/m16/32/64					0F	BD		r						o..szapc	....z...	o..s.apc		Cette instruction permet d'effectuer une comparaison binaire de la gauche vers la droite.
BSWAP	r16/32/64						0F	C8+r												Cette instruction permet d'inverse l'ordre des 4 octets d'un registre de taille de 32 bits.
BT	r/m16/32/64	r16/32/64					0F	A3		r						o..szapc	.......c	o..szap.		Cette instruction permet de transférer une Opérande vers l'indicateur de retenue.
BT	r/m16/32/64	imm8					0F	BA		4						o..szapc	.......c	o..szap.		Cette instruction permet de transférer une Opérande vers l'indicateur de retenue.
BTC	r/m16/32/64	imm8					0F	BA		7				L		o..szapc	.......c	o..szap.		Cette instruction transfère une Opérande vers l'indicateur de retenue le bit spécifié et inverser la valeur du bit correspondant.
BTC	r/m16/32/64	r16/32/64					0F	BB		r				L		o..szapc	.......c	o..szap.		Cette instruction transfère une Opérande vers l'indicateur de retenue le bit spécifié et inverser la valeur du bit correspondant.
BTR	r/m16/32/64	r16/32/64					0F	B3		r				L		o..szapc	.......c	o..szap.		Cette instruction permet de transférer l'Opérande vers l'indicateur de retenue le bit spécifié puis met le bit correspondant de l'Opérande à 0.
BTR	r/m16/32/64	imm8					0F	BA		6				L		o..szapc	.......c	o..szap.		Cette instruction permet de transférer l'Opérande vers l'indicateur de retenue le bit spécifié puis met le bit correspondant de l'Opérande à 0.
BTS	r/m16/32/64	r16/32/64					0F	AB		r				L		o..szapc	.......c	o..szap.		Cette instruction permet de transférer une Opérande vers l'indicateur de retenue le bit spécifié puis ensuite met le bit correspondant dans Opérande à 1.
BTS	r/m16/32/64	imm8					0F	BA		5				L		o..szapc	.......c	o..szap.		Cette instruction permet de transférer une Opérande vers l'indicateur de retenue le bit spécifié puis ensuite met le bit correspondant dans Opérande à 1.
CALL	rel16/32							E8												Cette instruction force le microprocesseur à exécuter les instructions du sous-programme indiqué par l'adresse d'appel avant de continuer.
CALL	r/m16/32							FF		2										Cette instruction force le microprocesseur à exécuter les instructions du sous-programme indiqué par l'adresse d'appel avant de continuer.
CALL	r/m64							FF		2		E								Cette instruction force le microprocesseur à exécuter les instructions du sous-programme indiqué par l'adresse d'appel avant de continuer.
CALLF	m16:16/32/64							FF		3										Cette instruction force le microprocesseur à exécuter les instructions du sous-programme indiqué par l'adresse d'appel avant de continuer.
CBW	AX	AL						98				E								Cette instruction permet de convertir un nombre contenu dans le registre AL en un format sur 16 bits pour se retrouver dans le registre AX en appliquant une extension du signe.
CWDE	EAX	AX
CDQE	RAX	EAX
CLC								F8								.......c	.......c		.......c	Cette instruction permet de mettre l'indicateur d'état de retenu CF à 0.
CLD								FC								.d......	.d......		.d......	Cette instruction met l'indicateur d'état DF à 0.
CLFLUSH	m8				SSE2		0F	AE		7										Cette instruction permet de vider la ligne de cache d'une adresse linéaire.
CLI								FA					f¹			..i.....	..i.....		..i.....	Cette instruction met l'indicateur d'état IF à 0.
CLTS	CR0						0F	06					0							Cette instruction permet de mettre à 0 le drapeau de l'indicateur de tâche (Task-Switch) du registre CR0.
CMC								F5							.......c	.......c	.......c			Cette instruction offre la possibilité d'inverser la valeur de l'indicateur de retenue. Si ce dernier vaut 1, elle le met à 0 et inversement.
CMOVB	r16/32/64	r/m16/32/64					0F	42		r					.......c					Cette instruction copie des données d'une source (valeur) à une destination (registre) à la condition que la condition CF=1 soit remplie.
CMOVNAE	r16/32/64	r/m16/32/64
CMOVC	r16/32/64	r/m16/32/64
CMOVBE	r16/32/64	r/m16/32/64					0F	46		r					....z..c					Cette instruction copie des données d'une source (valeur) à une destination (registre) à la condition que la condition CF=1 ou ZF=1 soit remplie.
CMOVNA	r16/32/64	r/m16/32/64					0F	46		r					....z..c
CMOVL	r16/32/64	r/m16/32/64					0F	4C		r					o..s....					Cette instruction copie des données d'une source (valeur) à une destination (registre) à la condition que la condition SF≠OF soit remplie.
CMOVNGE	r16/32/64	r/m16/32/64					0F	4C		r					o..s....
CMOVLE	r16/32/64	r/m16/32/64					0F	4E		r					o..sz...					Cette instruction copie des données d'une source (valeur) à une destination (registre) à la condition que la condition ZF=1 ou SF≠OF soit remplie.
CMOVNG	r16/32/64	r/m16/32/64					0F	4E		r					o..sz...
CMOVNB	r16/32/64	r/m16/32/64					0F	43		r					.......c					Cette instruction copie des données d'une source (valeur) à une destination (registre) à la condition que la condition CF=0 soit remplie.
CMOVAE	r16/32/64	r/m16/32/64
CMOVNC	r16/32/64	r/m16/32/64
CMOVNBE	r16/32/64	r/m16/32/64					0F	47		r					....z..c					Cette instruction copie des données d'une source (valeur) à une destination (registre) à la condition que la condition CF=0 et ZF=0 soit remplie.
CMOVA	r16/32/64	r/m16/32/64					0F	47		r					....z..c
CMOVNL	r16/32/64	r/m16/32/64					0F	4D		r					o..s....					Cette instruction copie des données d'une source (valeur) à une destination (registre) à la condition que la condition SF=OF soit remplie.
CMOVGE	r16/32/64	r/m16/32/64					0F	4D		r					o..s....
CMOVNLE	r16/32/64	r/m16/32/64					0F	4F		r					o..sz...					Cette instruction copie des données d'une source (valeur) à une destination (registre) à la condition que la condition (ZF=0) et (SF=OF) soit remplie.
CMOVG	r16/32/64	r/m16/32/64					0F	4F		r					o..sz...
CMOVNO	r16/32/64	r/m16/32/64					0F	41		r					o.......					Cette instruction copie des données d'une source (valeur) à une destination (registre) à la condition que la condition OF=0 soit remplie.
CMOVNP	r16/32/64	r/m16/32/64					0F	4B		r					......p.					Cette instruction copie des données d'une source (valeur) à une destination (registre) à la condition que la condition PF=0 soit remplie.
CMOVPO	r16/32/64	r/m16/32/64					0F	4B		r					......p.
CMOVNS	r16/32/64	r/m16/32/64					0F	49		r					...s....					Cette instruction copie des données d'une source (valeur) à une destination (registre) à la condition que la condition SF=0 soit remplie.
CMOVNZ	r16/32/64	r/m16/32/64					0F	45		r					....z...					Cette instruction copie des données d'une source (valeur) à une destination (registre) à la condition que la condition ZF=0 soit remplie.
CMOVNE	r16/32/64	r/m16/32/64					0F	45		r					....z...
CMOVO	r16/32/64	r/m16/32/64					0F	40		r					o.......					Cette instruction copie des données d'une source (valeur) à une destination (registre) à la condition que la condition OF=1 soit remplie.
CMOVP	r16/32/64	r/m16/32/64					0F	4A		r					......p.					Cette instruction copie des données d'une source (valeur) à une destination (registre) à la condition que la condition PF=1 soit remplie.
CMOVPE	r16/32/64	r/m16/32/64					0F	4A		r					......p.
CMOVS	r16/32/64	r/m16/32/64					0F	48		r					...s....					Cette instruction copie des données d'une source (valeur) à une destination (registre) à la condition que la condition SF=1 soit remplie.
CMOVZ	r16/32/64	r/m16/32/64					0F	44		r					....z...					Cette instruction copie des données d'une source (valeur) à une destination (registre) à la condition que la condition ZF=1 soit remplie.
CMOVE	r16/32/64	r/m16/32/64					0F	44		r					....z...
CMP	r/m8	r8						38		r						o..szapc	o..szapc			Cette instruction offre la possibilité essentielle de comparer 2 registres ou emplacements de mémoire.
CMP	r/m16/32/64	r16/32/64						39		r						o..szapc	o..szapc			Cette instruction offre la possibilité essentielle de comparer 2 registres ou emplacements de mémoire.
CMP	r8	r/m8						3A		r						o..szapc	o..szapc			Cette instruction offre la possibilité essentielle de comparer 2 registres ou emplacements de mémoire.
CMP	r16/32/64	r/m16/32/64						3B		r						o..szapc	o..szapc			Cette instruction offre la possibilité essentielle de comparer 2 registres ou emplacements de mémoire.
CMP	AL	imm8						3C								o..szapc	o..szapc			Cette instruction offre la possibilité essentielle de comparer 2 registres ou emplacements de mémoire.
CMP	RAX	imm16/32						3D								o..szapc	o..szapc			Cette instruction offre la possibilité essentielle de comparer 2 registres ou emplacements de mémoire.
CMP	r/m8	imm8						80		7						o..szapc	o..szapc			Cette instruction offre la possibilité essentielle de comparer 2 registres ou emplacements de mémoire.
CMP	r/m16/32/64	imm16/32						81		7						o..szapc	o..szapc			Cette instruction offre la possibilité essentielle de comparer 2 registres ou emplacements de mémoire.
CMP	r/m16/32/64	imm8						83		7						o..szapc	o..szapc			Cette instruction offre la possibilité essentielle de comparer 2 registres ou emplacements de mémoire.
CMPPD	xmm	xmm/m128	imm8		SSE2	66	0F	C2		r										Cette instruction permet d'effectuer une comparaison SIMD de 2 paquets de valeurs réels de double précision d'un opérande source et d'un opérande destination et entrepose le résultat de la comparaison dans l'opérande de destination.
CMPPS	xmm	xmm/m128	imm8		SSE		0F	C2		r										Cette instruction permet d'effectuer une comparaison SIMD de 4 paquets de valeurs réels de simple précision d'un opérande source et d'un opérande destination et entrepose le résultat de la comparaison dans l'opérande de destination.
CMPS	m8	m8						A6							.d......	o..szapc	o..szapc			Cette instruction permet d'effectuer la comparaison d'un octet, d'un mot ou double mot spécifié avec l'opérande source et destination spécifié et fixe l'état des drapeaux du registres EFLAGS en fonction des résultats de la comparaison.
CMPSB	m8	m8						A6							.d......	o..szapc	o..szapc
CMPS	m16/32/64	m16/32/64						A7				E			.d......	o..szapc	o..szapc			Cette instruction permet d'effectuer la comparaison d'un octet, d'un mot ou double mot spécifié avec l'opérande source et destination spécifié et fixe l'état des drapeaux du registres EFLAGS en fonction des résultats de la comparaison.
CMPSW	m16	m16
CMPSD	m32	m32
CMPSQ	m64	m64
CMPSD	xmm	xmm/m64	imm8		SSE2	F2	0F	C2		r										Cette instruction permet d'effectuer une comparaison de la partie basse de valeurs réelles de double précision d'un opérande source et d'un opérande destination et entrepose le résultat de la comparaison dans l'opérande de destination.
CMPSS	xmm	xmm/m32	imm8	.	SSE	F3	0F	C2		r										Cette instruction permet d'effectuer une comparaison de la partie basse de valeurs réelles de simple précision d'un opérande source et d'un opérande destination et entrepose le résultat de la comparaison dans l'opérande de destination.
CMPXCHG	r/m8	AL	r8				0F	B0		r				L		o..szapc	o..szapc			Cette instruction compare la destination avec l'accumulateur (AL, AX ou EAX) et les échanges si la condition est vraie.
CMPXCHG	r/m16/32/64	RAX	r16/32/64				0F	B1		r				L		o..szapc	o..szapc			Cette instruction compare la destination avec l'accumulateur (AL, AX ou EAX) et les échanges si la condition est vraie.
CMPXCHG8B	m64	EAX	EDX	...			0F	C7		1				L		....z...	....z...			Cette instruction compare un nombre de 64 bits et les échanges si la condition est vraie.
CMPXCHG8B	m64	EAX	EDX	...			0F	C7		1		E		L		....z...	....z...			Cette instruction compare un nombre de 64 bits et les échanges si la condition est vraie.
CMPXCHG16B	m128	RAX	RDX	...			0F	C7		1		E		L		....z...	....z...
COMISD	xmm	xmm/m64			SSE2	66	0F	2F		r						....z.pc	....z.pc			Cette instruction permet de comparer deux valeurs réel de double-précision dans la partie faible du quadruple mot de deux opérande et fixe les drapeaux de ZF, PF et FC du registre EFLAGS en fonction du résultat (non-ordonnée, supérieur à, inférieur ou égal).
COMISS	xmm	xmm/m32			SSE		0F	2F		r						....z.pc	....z.pc			Cette instruction permet de comparer deux valeurs réel de simple-précision dans la partie faible du quadruple mot de deux opérande et fixe les drapeaux de ZF, PF et FC du registre EFLAGS en fonction du résultat (non-ordonnée, supérieur à, inférieur ou égal).
CPUID	IA32_BIOS_SIGN_ID	EAX	ECX	...			0F	A2												Cette instruction retourne le code d'identification du microprocesseur.
CRC32	r32/64	r/m8			SSE4.2	F2	0F	38	F0	r	C2++									Cette instruction débute avec une valeur initiale dans l'opérande de destination, accumule une valeur de code CRC-32 (polynomial de 11EDC6F41h) dans l'opérande source et enregistre le résultat dans l'opérande de destination.
CRC32	r32/64	r/m16/32/64			SSE4.2	F2	0F	38	F1	r	C2++									Cette instruction débute avec une valeur initiale dans l'opérande de destination, accumule une valeur de code CRC-32 (polynomial de 11EDC6F41h) dans l'opérande source et enregistre le résultat dans l'opérande de destination.
CVTDQ2PD	xmm	xmm/m128			SSE2	F3	0F	E6		r										Cette instruction permet d'effectuer la conversion d'un paquet de double mot entier en valeurs réel de double précision.
CVTDQ2PS	xmm	xmm/m128			SSE2		0F	5B		r										Cette instruction permet d'effectuer la conversion d'un paquet de double mot entier en valeurs réel de simple précision.
CVTPD2DQ	xmm	xmm/m128			SSE2	F2	0F	E6		r										Cette instruction permet d'effectuer la conversion d'un paquet de valeurs réel de double précision en double mot entier et fixe à 0 le reste du paquet.
CVTPD2PI	mm	xmm/m128			SSE2	66	0F	2D		r										Cette instruction permet d'effectuer la conversion d'un paquet de valeurs réel de double précision en double mot entier.
CVTPD2PS	xmm	xmm/m128			SSE2	66	0F	5A		r										Cette instruction permet d'effectuer la conversion d'un paquet de valeurs réel de double précision en valeurs réel de simple précision et fixe à 0 le reste du paquet.
CVTPI2PD	xmm	mm/m64			SSE2	66	0F	2A		r										Cette instruction permet d'effectuer la conversion d'un paquet de double mot entier en valeurs réel de double précision compacté.
CVTPI2PS	xmm	mm/m64			SSE		0F	2A		r										Cette instruction permet de convertir un entier de format double mot en une valeur réel de simple précision compacté.
CVTPS2DQ	xmm	xmm/m128			SSE2	66	0F	5B		r										Cette instruction permet d'effectuer la conversion d'un paquet de valeurs réel de simple précision en paquet de doubles mots entiers.
CVTPS2PD	xmm	xmm/m128			SSE2		0F	5A		r										Cette instruction permet d'effectuer la conversion d'un paquet de valeurs réel de simple précision en paquet de valeurs réel de double précision.
CVTPS2PI	mm	xmm/m64			SSE		0F	2D		r										Cette instruction permet de convertir une valeur réel de simple précision compacté en un entier de format double mot.
CVTSD2SI	r32/64	xmm/m64			SSE2	F2	0F	2D		r										Cette instruction permet d'effectuer la conversion d'une valeur réel de simple précision en valeur entier de double mots.
CVTSD2SS	xmm	xmm/m64			SSE2	F2	0F	5A		r										Cette instruction permet d'effectuer la conversion d'une valeur réel de double précision en valeur réel de simple précision.
CVTSI2SD	xmm	r/m32/64			SSE2	F2	0F	2A		r										Cette instruction permet de convertir un entier de format double mot en une valeur réel de double précision.
CVTSI2SS	xmm	r/m32/64			SSE	F3	0F	2A		r										Cette instruction permet de convertir un entier de format double mot en une valeur réel de simple précision.
CVTSS2SD	xmm	xmm/m32			SSE2	F3	0F	5A		r										Cette instruction permet de convertir une valeur réel de simple précision en une valeur réel de double précision.
CVTSS2SI	r32/64	xmm/m32			SSE	F3	0F	2D		r										Cette instruction permet de convertir une valeur réel de simple précision en un entier de format double mot.
CVTTPD2DQ	xmm	xmm/m128			SSE2	66	0F	E6		r										Cette instruction permet de convertir un paquet de valeur réel de double précision avec en un paquet d'entier de format double mot tronquer et fixe à 0 le reste du paquet.
CVTTPD2PI	mm	xmm/m128			SSE2	66	0F	2C		r										Cette instruction permet de convertir une valeur réel de double précision compacté avec tronquage en un entier de format double mot compacté.
CVTTPS2DQ	xmm	xmm/m128			SSE2	F3	0F	5B		r										Cette instruction permet de convertir un paquet de valeur réel de simple précision avec en un paquet d'entier de format double mot tronquer.
CVTTPS2PI	mm	xmm/m64			SSE		0F	2C		r										Cette instruction permet de convertir une valeur réel de simple précision compacté avec tronquage en un entier de format double mot compacté.
CVTTSD2SI	r32/64	xmm/m64			SSE2	F2	0F	2C		r										Cette instruction permet de convertir une valeur réel de double précision avec en un entier de format double mot tronquer.
CVTTSS2SI	r32/64	xmm/m32			SSE	F3	0F	2C		r										Cette instruction permet de convertir un entier de format double mot avec tronquage en une valeur réel de simple précision.
CWD	DX	AX						99				E								Cette instruction est l'alternative pour convertir le mot du registre AX en un double mot contenu dans le couple de registre DX et AX par extension du signe.
CDQ	EDX	EAX
CQO	RDX	RAX
DEC	r/m8							FE		1				L		o..szap.	o..szap.			Cette instruction décrément de 1 le registre ou l'adresse mémoire spécifié.
DEC	r/m16/32/64							FF		1				L		o..szap.	o..szap.			Cette instruction décrément de 1 le registre ou l'adresse mémoire spécifié.
DIV	AL	AH	AX	r/m8				F6		6						o..szapc		o..szapc		Cette instruction permet d'effectuer une division non-signée (nombre naturel).
DIV	RDX	RAX	r/m16/32/64					F7		6						o..szapc		o..szapc		Cette instruction permet d'effectuer une division non-signée (nombre naturel).
DIVPD	xmm	xmm/m128			SSE2	66	0F	5E		r										Cette instruction permet d'effectuer une division de valeur réel de double précision de registre XMM ou d'emplacement mémoire de 128 bits.
DIVPS	xmm	xmm/m128			SSE		0F	5E		r										Cette instruction permet d'effectuer une division de valeur réel de simple précision de registre XMM ou d'emplacement mémoire de 128 bits.
DIVSD	xmm	xmm/m64			SSE2	F2	0F	5E		r										Cette instruction permet d'effectuer une division scalaire de valeur réel de double précision de registre XMM ou d'emplacement mémoire de 128 bits.
DIVSS	xmm	xmm/m32			SSE	F3	0F	5E		r										Cette instruction permet d'effectuer une division scalaire de valeur réel de simple précision de registre XMM ou d'emplacement mémoire de 128 bits.
DPPD	xmm	xmm/m128			SSE4.1	66	0F	3A	41	r	C2++									Cette instruction permet d'effectuer une multiplication conditionnel d'un paquet de valeurs réel de double précision dans l'opérande de destination avec le paquet de valeurs réel de l'opérande source et effectue un masque des bits extrait d'un opérande immédiat.
DPPS	xmm	xmm/m128			SSE4.1	66	0F	3A	40	r	C2++									Cette instruction permet d'effectuer une multiplication conditionnel d'un paquet de valeurs réel de simple précision dans l'opérande de destination avec le paquet de valeurs réel de l'opérande source et effectue un masque des bits extrait d'un opérande immédiat.
EMMS					MMX		0F	77												Cette instruction fixe les mots marqués du MPU de chacun un.
ENTER	RBP	imm16	imm8					C8				E								Cette instruction permet de créer les structures de paramètres nécessaires aux procédures des langages de haut niveau.
EXTRACTPS	r/m32	xmm	imm8		SSE4.1	66	0F	3A	17	r	C2++									Cette instruction permet d'extraire la valeur réel (virgule flottante) unique compacté.
F2XM1	ST							D9	F0	6						0123	.1..	0.23		Cette instruction permet d'effectuer le calcul de 2 puissance le registre mathématique ST(0) moins 1 et enregistre son produit dans le registre mathématique ST(0).
FABS	ST							D9	E1	4						0123	.1..	0.23		Cette instruction permet de convertir le nombre réel contenu dans le registre mathématique ST(0) en sa valeur absolue.
FADD	ST	m32real						D8		0						0123	.1..	0.23		Cette instruction offre l'essentiel possibilité d'ajouter le nombre réel de valeur positive «source» à «cible» et enregistre la somme dans «cible».
FADD	ST	STi						D8		0						0123	.1..	0.23
FADD	ST	m64real						DC		0						0123	.1..	0.23		Cette instruction offre l'essentiel possibilité d'ajouter le nombre réel de valeur positive «source» à «cible» et enregistre la somme dans «cible».
FADD	STi	ST						DC		0						0123	.1..	0.23		Cette instruction offre l'essentiel possibilité d'ajouter le nombre réel de valeur positive «source» à «cible» et enregistre la somme dans «cible».
FADDP	STi	ST						DE		0				p		0123	.1..	0.23		Cette instruction complémentaire ajoute le nombre réel source au nombre réel cible et enregistrer la somme dans cible puis prendre le registre mathématique ST(0) et le dépile.
FADDP	ST1	ST						DE	C1	0				p		0123	.1..	0.23		Cette instruction complémentaire ajoute le nombre réel source au nombre réel cible et enregistrer la somme dans cible puis prendre le registre mathématique ST(0) et le dépile.
FBLD	ST	m80dec						DF		4				s		0123	.1..	0.23		Cette instruction charge la valeur de format DCB compactée après le registre mathématique ST(0).
FBSTP	m80dec	ST						DF		6				p		0123	.1..	0.23		Cette instruction extrait la valeur de format DCB compactée du registre mathématique ST(0), l'enregistrer dans cible et prendre le registre mathématique ST(0) et sort de la pile.
FCHS	ST							D9	E0	4						0123	.1..	0.23		Cette instruction inverse tout simplement le signe du registre mathématique ST(0).
FCLEX						9B		DB	E2	4						0123		0123		Cette instruction efface toutes les exceptions contenu dans les drapeaux de registres du coprocesseur mathématique.
FCMOVB	ST	STi						DA		0					.......c	0123	.1..	0.23		Cette instruction permet de déplacé des nombres réel (virgule flottante) si la condition CF=1 est satisfaite.
FCMOVBE	ST	STi						DA		2					....z...	0123	.1..	0.23		Cette instruction permet de déplacé des nombres réel (virgule flottante) si la condition CF=1 ou ZF=1 est satisfaite.
FCMOVE	ST	STi						DA		1					....z...	0123	.1..	0.23		Cette instruction permet de déplacé des nombres réel (virgule flottante) si la condition ZF=1 est satisfaite.
FCMOVNB	ST	STi						DB		0					.......c	0123	.1..	0.23		Cette instruction permet de déplacé des nombres réel (virgule flottante) si la condition CF=0 est satisfaite.
FCMOVNBE	ST	STi						DB		2					....z...	0123	.1..	0.23		Cette instruction permet de déplacé des nombres réel (virgule flottante) si la condition CF=0 et ZF=0 est satisfaite.
FCMOVNE	ST	STi						DB		1					....z...	0123	.1..	0.23		Cette instruction permet de déplacé des nombres réel (virgule flottante) si la condition ZF=0 est satisfaite.
FCMOVNU	ST	STi						DB		3					......p.	0123	.1..	0.23		Cette instruction permet de déplacé des nombres réel (virgule flottante) si la condition PF=0 est satisfaite.
FCMOVU	ST	STi						DA		3					......p.	0123	.1..	0.23		Cette instruction permet de déplacé des nombres réel (virgule flottante) si la condition PF=1 est satisfaite.
FCOM	ST	STi/m32real						D8		2						0123	0123			Cette instruction permet de comparer le nombre réel de valeur positive source avec le registre mathématique ST(0) et mettre les indicateurs d'état C0 à C3 avec la valeur 1.
FCOM	ST	ST1						D8	D1	2						0123	0123			Cette instruction permet de comparer le nombre réel de valeur positive source avec le registre mathématique ST(0) et mettre les indicateurs d'état C0 à C3 avec la valeur 1.
FCOM	ST	m64real						DC		2						0123	0123			Cette instruction permet de comparer le nombre réel de valeur positive source avec le registre mathématique ST(0) et mettre les indicateurs d'état C0 à C3 avec la valeur 1.
FCOM2	ST	STi						DC		2						0123	0123			Cette instruction permet de comparer le nombre réel de valeur positive source avec le registre mathématique ST(0) et mettre les indicateurs d'état C0 à C3 avec la valeur 1.
FCOMI	ST	STi						DB		6						o...z.pc .1..	o...z.pc .1..		o.......	Cette instruction permet d'effectuer la comparaison de ST(0) avec ST(i) et fixe la valeur drapeaux ZF, PF et CF du registre EFLAGS en fonction des résultats.
FCOMIP	ST	STi						DF		6				p		o...z.pc .1..	o...z.pc .1..		o.......	Cette instruction permet d'effectuer la comparaison de ST(0) avec ST(i) et fixe la valeur drapeaux ZF, PF et CF du registre EFLAGS en fonction des résultats et désempile de la pile la valeur dans le registre.
FCOMP	ST	STi/m32real						D8		3				p		0123	0123			Cette instruction compare le nombre réel de valeur positive «source» avec le registre mathématique ST(0), mettre les indicateurs d'état C0 à C3 avec la valeur 1 et dépile le registre mathématique ST(0) de la pile de registres.
FCOMP	ST	ST1						D8	D9	3				p		0123	0123			Cette instruction compare le nombre réel de valeur positive «source» avec le registre mathématique ST(0), mettre les indicateurs d'état C0 à C3 avec la valeur 1 et dépile le registre mathématique ST(0) de la pile de registres.
FCOMP	ST	m64real						DC		3				p		0123	0123			Cette instruction compare le nombre réel de valeur positive «source» avec le registre mathématique ST(0), mettre les indicateurs d'état C0 à C3 avec la valeur 1 et dépile le registre mathématique ST(0) de la pile de registres.
FCOMP3	ST	STi						DC		3				p		0123	0123			Compare Real and Pop
FCOMP5	ST	STi						DE		2				p		0123	0123			Cette instruction compare le nombre réel de valeur positive «source» avec le registre mathématique ST(0), mettre les indicateurs d'état C0 à C3 avec la valeur 1 et dépile le registre mathématique ST(0) de la pile de registres.
FCOMPP	ST	ST1						DE	D9	3				P		0123	0123			Cette instruction permet de comparer les nombres réels du registre mathématique ST(1) avec le registre mathématique ST(0), ensuite de mettre les indicateurs d'état C0 à C3 à la valeur 1 et prendre le couple de registre mathématique ST(1) et ST(0) dans la pile de registres (2 dépilages).
FCOS	ST							D9	FF	7						0123	.12.	0..3		Cette instruction calcule le cosinus du registre mathématique ST(0).
FDECSTP								D9	F6	6						0123	.1..	0.23	.0..	Cette instruction permet de décrémenter le pointeur de pile de registres.
FDIV	ST	m32real						D8		6						0123	.1..	0.23		Cette instruction offre la possibilité d'effectuer des division de nombre réel de valeur positive.
FDIV	ST	STi						D8		6						0123	.1..	0.23
FDIV	ST	m64real						DC		6						0123	.1..	0.23		Cette instruction offre la possibilité d'effectuer des division de nombre réel de valeur positive.
FDIV	STi	ST						DC		7						0123	.1..	0.23		Cette instruction offre la possibilité d'effectuer des division de nombre réel de valeur positive.
FDIVP	STi	ST						DE		7				p		0123	.1..	0.23		Cette instruction offre la possibilité d'effectuer des division de nombre réel et place ST(0) dans la pile.
FDIVP	ST1	ST						DE	F9	7				p		0123	.1..	0.23		Cette instruction offre la possibilité d'effectuer des division de nombre réel et place ST(0) dans la pile.
FDIVR	ST	m32real						D8		7						0123	.1..	0.23		Cette instruction offre la possibilité d'effectuer des division de nombre réel de valeur positive avec les registres inversés «cible» par «source».
FDIVR	ST	STi						D8		7						0123	.1..	0.23
FDIVR	STi	ST						DC		6						0123	.1..	0.23		Cette instruction offre la possibilité d'effectuer des division de nombre réel de valeur positive avec les registres inversés «cible» par «source».
FDIVR	ST	m64real						DC		7						0123	.1..	0.23		Cette instruction offre la possibilité d'effectuer des division de nombre réel de valeur positive avec les registres inversés «cible» par «source».
FDIVRP	STi	ST						DE		6				p		0123	.1..	0.23		Cette instruction offre la possibilité d'effectuer des division de nombre réel avec les registres inversés «cible» par «source» et place ST(0) dans la pile.
FDIVRP	ST1	ST						DE	F1	6				p		0123	.1..	0.23		Cette instruction offre la possibilité d'effectuer des division de nombre réel avec les registres inversés «cible» par «source» et place ST(0) dans la pile.
FFREE	STi							DD		0						0123		0123		Cette instruction permet de libérer un des registres de la pile.
FFREEP	STi							DF		0				p		0123		0123		Cette instruction permet de libérer un des registres de la pile et d'ensuite de désempiler le registre de la pile.
FIADD	ST	m32int						DA		0						0123	.1..	0.23		Cette instruction offre l'essentiel possibilité d'ajouter le nombre réel source à cible et enregistre la somme dans cible.
FIADD	ST	m16int						DE		0						0123	.1..	0.23		Cette instruction offre l'essentiel possibilité d'ajouter le nombre réel source à cible et enregistre la somme dans cible.
FICOM	ST	m32int						DA		2						0123	0123			Cette instruction permet de comparer le nombre réel source avec le registre mathématique ST(0) et mettre les indicateurs d'état C0 à C3 avec la valeur 1.
FICOM	ST	m16int						DE		2						0123	0123			Cette instruction permet de comparer le nombre réel source avec le registre mathématique ST(0) et mettre les indicateurs d'état C0 à C3 avec la valeur 1.
FICOMP	ST	m32int						DA		3				p		0123	0123			Cette instruction compare le nombre réel «source» avec le registre mathématique ST(0), mettre les indicateurs d'état C0 à C3 avec la valeur 1 et dépile le registre mathématique ST(0) de la pile de registres.
FICOMP	ST	m16int						DE		3				p		0123	0123			Cette instruction offre la possibilité d'effectuer des division de nombre réel.
FIDIV	ST	m32int						DA		6						0123	.1..	0.23		Cette instruction offre la possibilité d'effectuer des division de nombre réel.
FIDIV	ST	m16int						DE		6						0123	.1..	0.23		Cette instruction offre la possibilité d'effectuer des division de nombre réel.
FIDIVR	ST	m32int						DA		7						0123	.1..	0.23		Cette instruction offre la possibilité d'effectuer des division de nombre réel avec les registres inversés «cible» par «source».
FIDIVR	ST	m16int						DE		7						0123	.1..	0.23		Cette instruction offre la possibilité d'effectuer des division de nombre réel avec les registres inversés «cible» par «source».
FILD	ST	m32int						DB		0				s		0123	.1..	0.23		Cette instruction permet de charger le nombre entier auprès du registre ST(0).
FILD	ST	m16int						DF		0				s		0123	.1..	0.23		Cette instruction permet de charger le nombre entier auprès du registre ST(0).
FILD	ST	m64int						DF		5				s		0123	.1..	0.23		Cette instruction permet de charger le nombre entier auprès du registre ST(0).
FIMUL	ST	m32int						DA		1						0123	.1..	0.23		Cette instruction permet de multiplier le nombre réel «source» par «cible» et sauvegarde le résultat dans «cible».
FIMUL	ST	m16int						DE		1						0123	.1..	0.23		Cette instruction permet de multiplier le nombre réel «source» par «cible» et sauvegarde le résultat dans «cible».
FINCSTP								D9	F7	6						0123	.1..	0.23	.0..	Cette instruction permet d'incrémenter le pointeur de pile de registres.
FINIT						9B		DB	E3	4						0123			0000	Cette instruction permet d'effectuer l'initialisation du coprocesseur mathématique.
FIST	m32int	ST						DB		2						0123	.1..	0.23		Cette instruction permet de sauvegarder le nombre du registre ST(0) dans «cible».
FIST	m16int	ST						DF		2						0123	.1..	0.23		Cette instruction permet de sauvegarder le nombre du registre ST(0) dans «cible».
FISTP	m32int	ST						DB		3				p		0123	.1..	0.23		Cette instruction permet de sauvegarder le nombre du registre ST(0) dans «cible» et prendre le registre ST(0) de la pile du registres.
FISTP	m16int	ST						DF		3				p		0123	.1..	0.23		Cette instruction permet de sauvegarder le nombre du registre ST(0) dans «cible» et prendre le registre ST(0) de la pile du registres.
FISTP	m64int	ST						DF		7				p		0123	.1..	0.23		Cette instruction permet de sauvegarder le nombre du registre ST(0) dans «cible» et prendre le registre ST(0) de la pile du registres.
FISTTP	m32int	ST			SSE3			DB		1				p		0123	.1..	0.23	.0..	Cette instruction permet de convertir la valeur contenu dans le registre ST dans un entier en utilisant on tronquage, de type chop, lequel est un mode d'arrondissement, et transfert le résultat dans la destination et ensuite effectuer un désempilage de ST.
FISTTP	m64int	ST			SSE3			DD		1				p		0123	.1..	0.23	.0..	Cette instruction permet de convertir la valeur contenu dans le registre ST dans un entier en utilisant on tronquage, de type chop, lequel est un mode d'arrondissement, et transfert le résultat dans la destination et ensuite effectuer un désempilage de ST.
FISTTP	m16int	ST			SSE3			DF		1				p		0123	.1..	0.23	.0..	Cette instruction permet de convertir la valeur contenu dans le registre ST dans un entier en utilisant on tronquage, de type chop, lequel est un mode d'arrondissement, et transfert le résultat dans la destination et ensuite effectuer un désempilage de ST.
FISUB	ST	m32int						DA		4						0123	.1..	0.23		Cette instruction offre l'essentielle possibilité de soustraire le nombre «source» du registre ST(0).
FISUB	ST	m16int						DE		4						0123	.1..	0.23		Cette instruction offre l'essentielle possibilité de soustraire le nombre «source» du registre ST(0).
FISUBR	ST	m32int						DA		5						0123	.1..	0.23		Cette instruction offre l'essentielle possibilité de soustraire le nombre du registre ST(0) de «source».
FISUBR	ST	m16int						DE		5						0123	.1..	0.23		Cette instruction offre l'essentielle possibilité de soustraire le nombre du registre ST(0) de «source».
FLD	ST	STi/m32real						D9		0				s		0123	.1..	0.23		Cette instruction permet de charger le nombre réel du registre ST(0) dans la pile.
FLD	ST	m80real						DB		5				s		0123	.1..	0.23		Cette instruction permet de charger le nombre réel du registre ST(0) dans la pile.
FLD	ST	m64real						DD		0				s		0123	.1..	0.23		Cette instruction permet de charger le nombre réel du registre ST(0) dans la pile.
FLD1	ST							D9	E8	5				s		0123	.1..	0.23		Cette instruction permet de charger la constante 1,0 du registre ST(0) dans la pile.
FLDCW	m16							D9		5						0123		0123		Cette instruction permet de charger le «mot de contrôle» avec «source».
FLDENV	m14/28							D9		4						0123	0123			Cette instruction permet de charger l'environnement à partir de «source».
FLDL2E	ST							D9	EA	5				s		0123	.1..	0.23		Cette instruction permet de mettre le résultat du logarithme de «e» de la base 2 dans ST(0).
FLDL2T	ST							D9	E9	5				s		0123	.1..	0.23		Cette instruction permet de mettre le résultat du logarithme de 10 de la base 2 dans ST(0).
FLDLG2	ST							D9	EC	5				s		0123	.1..	0.23		Cette instruction permet de mettre le résultat du logarithme de 2 de la base 10 dans ST(0).
FLDLN2	ST							D9	ED	5				s		0123	.1..	0.23		Cette instruction permet de mettre le résultat du logarithme de «e» de la base 10 dans ST(0).
FLDPI	ST							D9	EB	5				s		0123	.1..	0.23		Cette instruction permet de mettre le résultat de la constante PI (π) dans le registre ST(0).
FLDZ	ST							D9	EE	5				s		0123	.1..	0.23		Cette instruction permet de mettre le résultat de la constante 0,0 dans le registre ST(0).
FMUL	ST	m32real						D8		1						0123	.1..	0.23		Cette instruction permet de multiplier le nombre réel de valeur positive «source» par «cible» et sauvegarde le résultat dans «cible».
FMUL	ST	STi						D8		1						0123	.1..	0.23
FMUL	ST	m64real						DC		1						0123	.1..	0.23		Cette instruction permet de multiplier le nombre réel de valeur positive «source» par «cible» et sauvegarde le résultat dans «cible».
FMUL	STi	ST						DC		1						0123	.1..	0.23		Cette instruction permet de multiplier le nombre réel de valeur positive «source» par «cible» et sauvegarde le résultat dans «cible».
FMULP	STi	ST						DE		1				p		0123	.1..	0.23		Cette instruction permet de multiplier le nombre réel de valeur positive «source» par «cible» et sauvegarde le résultat dans «cible» et prend ensuite ST(0) dans la pile de registres.
FMULP	ST1	ST						DE	C9	1				p		0123	.1..	0.23		Cette instruction permet de multiplier le nombre réel de valeur positive «source» par «cible» et sauvegarde le résultat dans «cible» et prend ensuite ST(0) dans la pile de registres.
FNCLEX								DB	E2	4						0123		0123		Cette instruction permet d'éliminer et de gérer les exceptions non masquées.
FNDISI nop								DB	E1	4										Cette instruction permet de désactiver les interruptions et de gérer les exceptions non masquées.
FNENI nop								DB	E0	4										Cette instruction permet d'activer les interruptions et de gérer les exceptions non masquées.
FNINIT								DB	E3	4						0123			0000	Cette instruction permet d'initialiser le coprocesseur mathématique et de gérer les exceptions non masquées.
FNOP								D9	D0	2						0123		0123		Cette instruction permet de ne rien faire et de simplement passer à l'instruction suivante.
FNSAVE	m94/108	ST	ST1	...				DD		6						0123	0123		0000	Cette instruction permet de sauvegarder l'état courant du coprocesseur mathématique dans l'emplacement mémoire à partir de «source» et gérer les exceptions numériques non masquées.
FNSETPM nop								DB	E4	4										Cette instruction est traité comme NOP entier.
FNSTCW	m16							D9		7						0123		0123		Cette instruction permet de sauvegarder le «mot de contrôle» dans «cible» et gérer les exceptions numériques non masquées.
FNSTENV	m14/28							D9		6						0123		0123		Cette instruction permet de copier l'environnement du coprocesseur mathématique vers une cible mais sans toutefois attendre que l'exception de nombre réel (virgule flottante) soit effacé.
FNSTSW	m16							DD		7						0123		0123		Cette instruction permet de copier le mot d'état du coprocesseur mathématique vers une cible mais sans toutefois attendre que l'exception de nombre réel (virgule flottante) soit effacé.
FNSTSW	AX							DF	E0	4						0123		0123		Cette instruction permet de copier le mot d'état du coprocesseur mathématique vers une cible mais sans toutefois attendre que l'exception de nombre réel (virgule flottante) soit effacé.
FPATAN	ST1	ST						D9	F3	6				p		0123	.1..	0.23		Cette instruction permet de calculer le résultat de l'arc tangente de ST(1) par ST(0) et de mettre le résultat dans le registre ST(0).
FPREM	ST	ST1						D9	F8	7						0123	0123			Cette instruction permet de diviser le registre ST(0) par le registre ST(1) et enregistre le reste dans registre ST(0).
FPREM1	ST	ST1						D9	F5	6						0123	0123			Cette instruction permet de diviser le registre ST(0) par le registre ST(1) et enregistre le reste IEEE dans registre ST(0).
FPTAN	ST							D9	F2	6				s		0123	.12.	0..3		Cette instruction permet d'effectuer le calcule de la fonction trigonométrique de la tangente du registre ST(0) et enregistre son résultat dans le registre ST(0).
FRNDINT	ST							D9	FC	7						0123	.1..	0.23		Cette instruction permet d'arrondir le registre ST(0) à l'entier le plus proche et enregistre son résultat dans le registre ST(0).
FRSTOR	ST	ST1	ST2	...				DD		4						0123	0123			Cette instruction permet de restituer l'état du coprocesseur précédemment sauvegardé dans l'emplacement mémoire spécifié par source.
FS	FS:					64														Ce préfixe permet d'indiquer à une instruction d'utiliser le segment FS.
FSAVE	m94/108	ST	ST1	...		9B		DD		6						0123	0123		0000	Cette instruction permet de sauvegarder l'état courant du coprocesseur dans l'emplacement mémoire spécifié par source.
FSCALE	ST	ST1						D9	FD	7						0123	.1..	0.23		Cette instruction permet d'effectuer la multiplication du registre ST(0) par 2 puissance le registre ST(1) et sauvegarde le résultat dans le registre ST(0).
FSIN	ST							D9	FE	7						0123	.12.	0..3		Cette instruction permet d'effectuer le calcule de la fonction trigonométrique du sinus du registre ST(0) et le copie dans le registre ST(1), le registre ST(0) prend la valeur 1,0.
FSINCOS	ST							D9	FB	7				s		0123	.12.	0..3		Cette instruction permet d'effectuer le calcule de la fonction trigonométrique du sinus et du cosinus du registre ST(0) puis copie le résultat du sinus dans le registre ST(0) et le cosinus dans le registre ST(1).
FSQRT	ST							D9	FA	7						0123	.1..	0.23		Cette instruction permet d'extraire la racine carrée du registre ST(0) et de copier son résultat dans le registre ST(0).
FST	m32real	ST						D9		2						0123	.1..	0.23		Cette instruction permet de copier la valeur réel contenu le registre ST(0) vers une cible.
FST	m64real	ST						DD		2						0123	.1..	0.23		Cette instruction permet de copier la valeur réel contenu le registre ST(0) vers une cible.
FST	ST	STi						DD		2						0123	.1..	0.23		Cette instruction permet de copier la valeur réel contenu le registre ST(0) vers une cible.
FSTCW	m16					9B		D9		7						0123		0123		Cette instruction permet de copier le mot de contrôle CW vers une cible.
FSTENV	m14/28					9B		D9		6						0123		0123		Cette instruction permet de copier l'environnement du coprocesseur mathématique vers une cible.
FSTP	m32real	ST						D9		3				p		0123	.1..	0.23		Cette instruction permet de copier un nombre entier et prendre le contenu du registre ST(0) dans la pile de registres (dépilage).
FSTP	m80real	ST						DB		7				p		0123	.1..	0.23		Cette instruction permet de copier un nombre entier et prendre le contenu du registre ST(0) dans la pile de registres (dépilage).
FSTP	m64real	ST						DD		3				p		0123	.1..	0.23		Cette instruction permet de copier un nombre entier et prendre le contenu du registre ST(0) dans la pile de registres (dépilage).
FSTP	ST	STi						DD		3				p		0123	.1..	0.23		Cette instruction permet de copier un nombre entier et prendre le contenu du registre ST(0) dans la pile de registres (dépilage).
FSTP1	STi	ST						D9		3				p		0123	.1..	0.23		Cette instruction permet de copier un nombre entier et prendre le contenu du registre ST(0) dans la pile de registres (dépilage).
FSTP8	STi	ST						DF		2				p		0123	.1..	0.23		Cette instruction permet de copier un nombre entier et prendre le contenu du registre ST(0) dans la pile de registres (dépilage).
FSTP9	STi	ST						DF		3				p		0123	.1..	0.23		Cette instruction permet de copier un nombre entier et prendre le contenu du registre ST(0) dans la pile de registres (dépilage).
FSTSW	m16					9B		DD		7						0123		0123		Cette instruction permet de copier le mot d'état du coprocesseur mathématique vers une cible.
FSTSW	AX					9B		DF	E0	4						0123		0123		Cette instruction permet de copier le mot d'état du coprocesseur mathématique vers une cible.
FSUB	ST	m32real						D8		4						0123	.1..	0.23		Cette instruction permet de soustraire un nombre entier du registre ST(0).
FSUB	ST	STi						D8		4						0123	.1..	0.23
FSUB	ST	m64real						DC		4						0123	.1..	0.23		Cette instruction permet de soustraire un nombre entier du registre ST(0).
FSUB	STi	ST						DC		5						0123	.1..	0.23		Cette instruction permet de soustraire un nombre entier du registre ST(0).
FSUBP	STi	ST						DE		5				p		0123	.1..	0.23		Cette instruction permet de soustraire un nombre entier du registre ST(0) et copie le registre ST(0) dans la pile de registres.
FSUBP	ST1	ST						DE	E9	5				p		0123	.1..	0.23		Cette instruction permet de soustraire un nombre entier du registre ST(0) et copie le registre ST(0) dans la pile de registres.
FSUBR	ST	m32real						D8		5						0123	.1..	0.23		Cette instruction permet de soustraire le registre ST(0) du nombre entier et place le résultat dans le registre ST(0).
FSUBR	ST	STi						D8		5						0123	.1..	0.23
FSUBR	STi	ST						DC		4						0123	.1..	0.23		Cette instruction permet de soustraire le registre ST(0) du nombre entier et place le résultat dans le registre ST(0).
FSUBR	ST	m64real						DC		5						0123	.1..	0.23		Cette instruction permet de soustraire le registre ST(0) du nombre entier et place le résultat dans le registre ST(0).
FSUBRP	STi	ST						DE		4				p		0123	.1..	0.23		Cette instruction permet de soustraire le registre ST(0) du nombre entier et place le résultat dans le registre ST(0) et copie le registre ST(0) dans la pile de registres.
FSUBRP	ST1	ST						DE	E1	4				p		0123	.1..	0.23		Cette instruction permet de soustraire le registre ST(0) du nombre entier et place le résultat dans le registre ST(0) et copie le registre ST(0) dans la pile de registres.
FTST	ST							D9	E4	4						0123	0123			Cette instruction permet de comparer le sommet de la pile avec la valeur 0,0 et définit les indicateurs d'états C0 et C3 de façon approprié.
FUCOM	ST	STi						DD		4						0123	0123			Cette instruction compare le registre ST0 avec un opérande et fixe les drapeaux de façon approprié.
FUCOM	ST	ST1						DD	E1	4						0123	0123			Cette instruction compare le registre ST0 avec un opérande et fixe les drapeaux de façon approprié.
FUCOMI	ST	STi						DB		5						o...z.pc .1..	o...z.pc .1..		o.......	Cette instruction permet d'effectuer la comparaison de ST(0) avec ST(i) et vérifie l'ordre des valeurs et fixe la valeur drapeaux ZF, PF et CF du registre EFLAGS en fonction des résultats.
FUCOMIP	ST	STi						DF		5				p		o...z.pc .1..	o...z.pc .1..		o.......	Cette instruction permet d'effectuer la comparaison de ST(0) avec ST(i) et vérifie l'ordre des valeurs et fixe la valeur drapeaux ZF, PF et CF du registre EFLAGS en fonction des résultats et désempile de la pile la valeur dans le registre.
FUCOMP	ST	STi						DD		5				p		0123	0123			Cette instruction compare le registre ST0 avec un opérande et fixe les drapeaux de façon approprié et désempile la pile.
FUCOMP	ST	ST1						DD	E9	5				p		0123	0123			Cette instruction compare le registre ST0 avec un opérande et fixe les drapeaux de façon approprié et désempile la pile.
FUCOMPP	ST	ST1						DA	E9	5				P		0123	0123			Cette instruction compare le registre ST0 avec le registre ST1 et fixe les drapeaux de façon approprié et désempile les registres ST0 et ST1 de la pile.
FWAIT								9B								0123		0123		Cette instruction permet d'attendre la fin de l'exécution d'une commande avant de poursuivre.
WAIT								9B								0123		0123
FXAM	ST							D9	E5	4						0123	0123			Cette instruction permet d'examiner le sommet de la pile et définit les indicateurs d'état C0 et C3 de façon approprié.
FXCH	ST	STi						D9		1						0123	.1..	0.23		Cette instruction permet d'échanger le contenu d'une expression avec celle du registre ST(0) s'il est omis.
FXCH	ST	ST1						D9	C9	1						0123	.1..	0.23		Cette instruction permet d'échanger le contenu d'une expression avec celle du registre ST(0) s'il est omis.
FXCH4	ST	STi						DD		1						0123	.1..	0.23		Cette instruction permet d'échanger les contenus de registre.
FXCH7	ST	STi						DF		1						0123	.1..	0.23		Cette instruction permet d'échanger les contenus de registre.
FXRSTOR	ST	ST1	ST2	...			0F	AE		1										Cette instruction permet de restituer rapidement 94 (en mode 16 bits) ou 108 (en mode 32 bits) octets d'un contexte de coprocesseur mathématique vers la mémoire.
FXRSTOR	ST	ST1	ST2	...			0F	AE		1		E								Cette instruction permet de restituer rapidement 94 (en mode 16 bits) ou 108 (en mode 32 bits) octets d'un contexte de coprocesseur mathématique vers la mémoire.
FXSAVE	m512	ST	ST1	...			0F	AE		0										Cette instruction permet de sauvegarder rapidement 94 (en mode 16 bits) ou 108 (en mode 32 bits) octets d'un contexte de coprocesseur mathématique de la mémoire.
FXSAVE	m512	ST	ST1	...			0F	AE		0		E								Cette instruction permet de sauvegarder rapidement 94 (en mode 16 bits) ou 108 (en mode 32 bits) octets d'un contexte de coprocesseur mathématique de la mémoire.
FXTRACT	ST							D9	F4	6				s		0123	.1..	0.23		Cette instruction permet de copier l'exposant du registre ST(0) dans le registre ST(1) comme nombre entier puis copie la mantisse dans la registre ST(0) comme nombre entier.
FYL2X	ST1	ST						D9	F1	6				p		0123	.1..	0.23		Cette instruction permet de calculer la multiplication du registre ST(1) par le logarithme du registre ST(0) dans la base 2 et copie le résultat dans le registre ST(0).
FYL2XP1	ST1	ST						D9	F9	7				p		0123	.1..	0.23		Cette instruction permet de calculer la multiplication du registre ST(1) par le logarithme du registre ST(0) plus 1 dans la base 2 et copie le résultat dans le registre ST(0).
GETSEC	EAX				SMX		0F	37			C2++									Cette instruction permet de lancer des fonctions de feuilles GETSEC
GS	GS:					65														Ce préfixe permet d'indiquer à une instruction d'utiliser le segment GS.
HADDPD	xmm	xmm/m128			SSE3	66	0F	7C		r										Cette instruction permet d'effectuer l'addition horizontal de paquet de nombre réel de double précision des deux opérandes.
HADDPS	xmm	xmm/m128			SSE3	F2	0F	7C		r										Cette instruction permet d'effectuer l'addition horizontal de paquet de nombre réel de simple précision des deux opérandes.
HINT_NOP	r/m16/32						0F	18		4										Pas comparable à NOP
HINT_NOP	r/m16/32						0F	18		5										Pas comparable à NOP
HINT_NOP	r/m16/32						0F	18		6										Pas comparable à NOP
HINT_NOP	r/m16/32						0F	18		7										Pas comparable à NOP
HINT_NOP	r/m16/32						0F	19												Pas comparable à NOP
HINT_NOP	r/m16/32						0F	1A												Pas comparable à NOP
HINT_NOP	r/m16/32						0F	1B												Pas comparable à NOP
HINT_NOP	r/m16/32						0F	1C												Pas comparable à NOP
HINT_NOP	r/m16/32						0F	1D												Pas comparable à NOP
HINT_NOP	r/m16/32						0F	1E												Pas comparable à NOP
HINT_NOP	r/m16/32						0F	1F		1										Pas comparable à NOP
HINT_NOP	r/m16/32						0F	1F		2										Pas comparable à NOP
HINT_NOP	r/m16/32						0F	1F		3										Pas comparable à NOP
HINT_NOP	r/m16/32						0F	1F		4										Pas comparable à NOP
HINT_NOP	r/m16/32						0F	1F		5										Pas comparable à NOP
HINT_NOP	r/m16/32						0F	1F		6										Pas comparable à NOP
HINT_NOP	r/m16/32						0F	1F		7										Pas comparable à NOP
HLT								F4					0							Cette instruction permet de faire passer le microprocesseur en mode d'arrêt. Toutefois, le processeur peut quitter cet état lorsqu'une ligne matérielle RESET ou lorsqu'une interruption non-masquable (NMI) reçoit un signal.
HSUBPD	xmm	xmm/m128			SSE3	66	0F	7D		r										Cette instruction permet d'effectuer la soustraction horizontal de paquet de nombre réel de double précision des deux opérandes.
HSUBPS	xmm	xmm/m128			SSE3	F2	0F	7D		r										Cette instruction permet d'effectuer la soustraction horizontal de paquet de nombre réel de simple précision des deux opérandes.
IDIV	AL	AH	AX	r/m8				F6		7						o..szapc		o..szapc		Cette instruction permet d'effectuer une division signée (nombre entier).
IDIV	RDX	RAX	r/m16/32/64					F7		7						o..szapc		o..szapc		Cette instruction permet d'effectuer une division signée (nombre entier).
IMUL	r16/32/64	r/m16/32/64	imm16/32					69		r						o..szapc	o......c	...szap.		Cette instruction permet d'effectuer une multiplication signée (nombre entier).
IMUL	r16/32/64	r/m16/32/64	imm8					6B		r						o..szapc	o......c	...szap.		Cette instruction permet d'effectuer une multiplication signée (nombre entier).
IMUL	AX	AL	r/m8					F6		5						o..szapc	o......c	...szap.		Cette instruction permet d'effectuer une multiplication signée (nombre entier).
IMUL	RDX	RAX	r/m16/32/64					F7		5						o..szapc	o......c	...szap.		Cette instruction permet d'effectuer une multiplication signée (nombre entier).
IMUL	r16/32/64	r/m16/32/64					0F	AF		r						o..szapc	o......c	...szap.		Cette instruction permet d'effectuer une multiplication signée (nombre entier).
IN	AL	imm8						E4												Cette instruction permet de demander un octet, un mot ou un double mot provenant du port d'entrée/sortie et le retourne dans le registre accumulateur (AL, AX, EAX).
IN	EAX	imm8						E5												Cette instruction permet de demander un octet, un mot ou un double mot provenant du port d'entrée/sortie et le retourne dans le registre accumulateur (AL, AX, EAX).
IN	AL	DX						EC												Cette instruction permet de demander un octet, un mot ou un double mot provenant du port d'entrée/sortie et le retourne dans le registre accumulateur (AL, AX, EAX).
IN	EAX	DX						ED												Cette instruction permet de demander un octet, un mot ou un double mot provenant du port d'entrée/sortie et le retourne dans le registre accumulateur (AL, AX, EAX).
INC	r/m8							FE		0				L		o..szap.	o..szap.			Cette instruction permet d'incrémenter un registre ou un emplacement mémoire.
INC	r/m16/32/64							FF		0				L		o..szap.	o..szap.			Cette instruction permet d'incrémenter un registre ou un emplacement mémoire.
INS	m8	DX						6C							.d......					Cette instruction permet de demander un octet, un mot ou un double mot du port d'entrée/sortie et retourne le résultat dans l'adresse ES:[DI] et incrémente/décrémente le registre DI en fonction de la taille de l'opérande cible et de l'état du drapeau de direction.
INSB	m8	DX						6C							.d......
INS	m16	DX						6D							.d......					Cette instruction permet de demander un octet, un mot ou un double mot du port d'entrée/sortie et retourne le résultat dans l'adresse ES:[DI] et incrémente/décrémente le registre DI en fonction de la taille de l'opérande cible et de l'état du drapeau de direction.
INSW	m16	DX						6D							.d......
INS	m16/32	DX						6D							.d......					Cette instruction permet de demander un octet, un mot ou un double mot du port d'entrée/sortie et retourne le résultat dans l'adresse ES:[DI] et incrémente/décrémente le registre DI en fonction de la taille de l'opérande cible et de l'état du drapeau de direction.
INSD	m32	DX						6D							.d......
INSERTPS	xmm	m32	imm8		SSE4.1	66	0F	3A	21	r	C2++									Cette instruction permet d'insérer une valeur réel de simple précision d'un opérande source dans l'emplacement d'un registre d'opérande de destination et met des 0 dans les données en dehors du masque de destination.
INSERTPS	xmm	xmm	imm8		SSE4.1	66	0F	3A	21	r	C2++
INT	3	eFlags						CC					f			..i.....	..i.....		..i.....	Cette instruction permet d'exécuter l'interruption avec le numéro spécifié.
INT	imm8	eFlags						CD					f			..i.....	..i.....		..i.....	Cette instruction permet d'exécuter l'interruption avec le numéro spécifié.
INT1	EFLAGS							F1								..i.....	..i.....		..i.....	Cette instruction permet de passer en mode d'instruction ICE (In-Circuit Emulator) si le bit 12 du registre DR7 vaut 1 sinon il exécute l'interruption 1.
ICEBP	EFLAGS							F1								..i.....	..i.....		..i.....
INTO	EFLAGS							CE					f		o.......	..i.....	..i.....		..i.....	Cette instruction permet d'exécuter l'interruption numéro 4 si le drapeau de débordement (OF) est fixé sur 1
INVD							0F	08					0							Cette instruction permet de désactiver et de vider le tampon interne du micro-processeur.
INVEPT	r64	m128			VMX	66	0F	38	80	r	C2++	E	0			o..szapc	o..szapc			Cette instruction permet d'invalider la cartographie dans translation des tampons (TLB) et des caches de pagination structuré dérivé des tables de pages étendue (EPT).
INVLPG	m						0F	01		7			0							Cette instruction permet d'invalider les transferts du TLB (Translation Lookaside Buffer) du micro-processeur
INVVPID	r64	m128			VMX	66	0F	38	81	r	C2++	E	0			o..szapc	o..szapc			Cette instruction permet d'invalider la cartographie dans translation des tampons (TLB) et des caches de pagination structuré basé sur l'identificateur de processeur virtuel (VPID).
IRET	FLAGS							CF				E	f							Cette instruction permet d'effectuer un retour précédemment provoquer par une interruption.
IRETD	EFLAGS
IRETQ	RFLAGS
JB	rel8							72							.......c					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si inférieur.
JNAE	rel8
JC	rel8
JB	rel16/32						0F	82							.......c					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si inférieur.
JNAE	rel16/32
JC	rel16/32
JBE	rel8							76							....z..c					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si inférieur ou égal.
JNA	rel8							76							....z..c
JBE	rel16/32						0F	86							....z..c					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si inférieur ou égal.
JNA	rel16/32						0F	86							....z..c
JECXZ	rel8	ECX						E3				E								Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si ECX = 0.
JRCXZ	rel8	RCX						E3				E
JL	rel8							7C							o..s....					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si inférieur.
JNGE	rel8							7C							o..s....
JL	rel16/32						0F	8C							o..s....					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si inférieur.
JNGE	rel16/32						0F	8C							o..s....
JLE	rel8							7E							o..sz...					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si inférieur ou égal.
JNG	rel8							7E							o..sz...
JLE	rel16/32						0F	8E							o..sz...					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si inférieur ou égal.
JNG	rel16/32						0F	8E							o..sz...
JMP	rel16/32							E9												Cette instruction permet d'effectuer un branchement à un emplacement mémoire spécifié.
JMP	rel8							EB												Cette instruction permet d'effectuer un branchement à un emplacement mémoire spécifié.
JMP	r/m16/32							FF		4										Cette instruction permet d'effectuer un branchement à un emplacement mémoire spécifié.
JMP	r/m64							FF		4		E								Cette instruction permet d'effectuer un branchement à un emplacement mémoire spécifié.
JMPF	m16:16/32/64							FF		5										Cette instruction permet d'effectuer un branchement à un emplacement mémoire spécifié.
JNB	rel8							73							.......c					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas inférieur.
JAE	rel8
JNC	rel8
JNB	rel16/32						0F	83							.......c					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas inférieur.
JAE	rel16/32
JNC	rel16/32
JNBE	rel8							77							....z..c					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas inférieur ou égale.
JA	rel8							77							....z..c
JNBE	rel16/32						0F	87							....z..c					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas inférieur ou égale.
JA	rel16/32						0F	87							....z..c
JNL	rel8							7D							o..s....					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas inférieur.
JGE	rel8							7D							o..s....
JNL	rel16/32						0F	8D							o..s....					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas inférieur.
JGE	rel16/32						0F	8D							o..s....
JNLE	rel8							7F							o..sz...					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si ni inférieur ni égal.
JG	rel8							7F							o..sz...
JNLE	rel16/32						0F	8F							o..sz...					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si ni inférieur ni égal.
JG	rel16/32						0F	8F							o..sz...
JNO	rel8							71							o.......					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas de débordement (indicateur de débordement égal à 0).
JNO	rel16/32						0F	81							o.......					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas de débordement (indicateur de débordement égal à 0).
JNP	rel8							7B							......p.					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas de parité.
JPO	rel8							7B							......p.
JNP	rel16/32						0F	8B							......p.					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas de parité.
JPO	rel16/32						0F	8B							......p.
JNS	rel8							79							...s....					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas de signe.
JNS	rel16/32						0F	89							...s....					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas de signe.
JNZ	rel8							75							....z...					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas zéro.
JNE	rel8							75							....z...
JNZ	rel16/32						0F	85							....z...					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si pas zéro.
JNE	rel16/32						0F	85							....z...
JO	rel8							70							o.......					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si débordement (indicateur de débordement égal à 1).
JO	rel16/32						0F	80							o.......					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si débordement (indicateur de débordement égal à 1).
JP	rel8							7A							......p.					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si parité.
JPE	rel8							7A							......p.
JP	rel16/32						0F	8A							......p.					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si parité.
JPE	rel16/32						0F	8A							......p.
JS	rel8							78							...s....					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si signe.
JS	rel16/32						0F	88							...s....					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si signe.
JZ	rel8							74							....z...					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si zéro.
JE	rel8							74							....z...
JZ	rel16/32						0F	84							....z...					Cette instruction permet d'effectuer un branchement conditionnel à un emplacement mémoire spécifié si zéro.
JE	rel16/32						0F	84							....z...
LAHF	AH							9F							...szapc					Cette instruction permet de transférer les bits d'indicateurs du registre d'état vers le registre AH.
LAR	r16/32/64	m16					0F	02		r		P				....z...	....z...			Cette instruction permet de charger le registre des indicateurs d'un descripteur.
LAR	r16/32/64	r16/32					0F	02		r		P				....z...	....z...
LDDQU	xmm	m128			SSE3	F2	0F	F0		r										Cette instruction permet de copier un quadruple mot d'une opérande source vers une opérande destination.
LDMXCSR	m32				SSE		0F	AE		2										Cette instruction permet d'effectuer le chargement du mot de contrôle et d'état du flux d'extension SIMD d'une opérande mémoire 32 bits.
LEA	r16/32/64	m						8D		r										Cette instruction permet de copier l'offset d'une adresse de mémoire contenu dans un registre spécifié.
LEAVE	RBP							C9				E								Cette instruction permet de libérer une zone de mémoire attribué par l'instruction «ENTER» lorsqu'on utilise des procédures dans des langages de programmation de haut niveau.
LFENCE					SSE2		0F	AE		5										Cette instruction permet d'agir comme une barrière pour forcer une priorité en mémoire (sérialisation) entre les instructions précédant le LFENCE et les instructions de chargement suivant le LFENCE.
LFS	FS	r16/32/64	m16:16/32/64				0F	B4		r										Cette instruction permet de copier une adresse de mémoire contenu sur 32 bits dans la paire de registre de segment FS et dans un registre d'offset spécifié.
LGDT	GDTR	m					0F	01		2			0							Cette instruction permet de charger un descripteur de tables globale.
LGS	GS	r16/32/64	m16:16/32/64				0F	B5		r										Cette instruction permet de copier une adresse de mémoire contenu sur 32 bits dans la paire de registre de segment GS et dans un registre d'offset spécifié.
LIDT	IDTR	m					0F	01		3			0							Cette instruction permet de charger un descripteur de tables d'interruption.
LLDT	LDTR	r/m16					0F	00		2		P	0							Cette instruction permet de charger un descripteur de tables local.
LMSW	MSW	r/m16					0F	01		6			0							Cette instruction permet de copier 4 des bits d'une opérande vers les 4 bits de registre de contrôle CR0.
LOCK						F0														Cette instruction est utilisé comme préfixe avec d'autres instructions pour amener le microprocesseur à émettre un signal de verrouillage (Lock) sur le bus lors du traitement de l'instruction suivante.
LODS	AL	m8						AC							.d......					Cette instruction permet de copier un élément de l'adresse DS:SI dans le registre accumulateur et incrémente/décrémente le registre SI en fonction de la taille de l'opérande source et de l'état du drapeau de direction.
LODSB	AL	m8						AC							.d......
LODS	RAX	m16/32/64						AD				E			.d......					Cette instruction permet de copier un élément de l'adresse DS:SI dans le registre accumulateur et incrémente/décrémente le registre SI en fonction de la taille de l'opérande source et de l'état du drapeau de direction.
LODSW	AX	m16
LODSD	EAX	m32
LODSQ	RAX	m64
LOOP	RCX	rel8						E2				E								Cette instruction de boucle permet de décrémenter le registre CX (compteur de boucle) de 1 et par la suite de donner le contrôle à une étiquette destinataire tant que le registre CX ne vaut pas 0.
LOOPNZ	RCX	rel8						E0				E			....z...					Cette instruction de boucle permet de décrémenter le registre CX (compteur de boucle) de 1 et par la suite de donner le contrôle à une étiquette destinataire tant que le registre CX ne vaut pas 0 et si le drapeau ZF vaut 0.
LOOPNE	RCX	rel8						E0				E			....z...
LOOPZ	RCX	rel8						E1				E			....z...					Cette instruction de boucle permet de décrémenter le registre CX (compteur de boucle) de 1 et par la suite de donner le contrôle à une étiquette destinataire tant que le registre CX ne vaut pas 0 et si le drapeau ZF vaut 1.
LOOPE	RCX	rel8						E1				E			....z...
LSL	r16/32/64	m16					0F	03		r		P				....z...	....z...			Cette instruction permet de charger la limite de segment d'un descripteur de segment spécifié avec l'opérande source dans l'opérande de destination et fixe le drapeau ZF du registre EFLAGS.
LSL	r16/32/64	r16/32					0F	03		r		P				....z...	....z...
LSS	SS	r16/32/64	m16:16/32/64				0F	B2		r										Cette instruction permet de copier une adresse de mémoire contenu sur 32 bits dans la paire de registre de segment SS (Segment de pile) et dans un registre de déplacement spécifié.
LTR	TR	r/m16					0F	00		3		P	0							Cette instruction permet de charger l'opérande source dans le champ du sélecteur de segment du registre de tâche.
MASKMOVDQU	m128	xmm	xmm		SSE2	66	0F	F7		r										Cette instruction permet d'entreposer les octets sélectionnés par l'opérande source dans une emplacement mémoire de 128 bits.
MASKMOVQ	m64	mm	mm		SSE		0F	F7		r										Cette instruction permet d'entreposer les octets sélectionner de l'opérande source dans un emplacement mémoire de 64 bits.
MAXPD	xmm	xmm/m128			SSE2	66	0F	5F		r										Cette instruction permet de retourner la valeur maximal de chacune des paires de valeur entre l'opérande source et l'opérande de destination de nombre réel de double précision.
MAXPS	xmm	xmm/m128			SSE		0F	5F		r										Cette instruction permet de retourner la valeur maximal de chacune des paires de valeur entre l'opérande source et l'opérande de destination.
MAXSD	xmm	xmm/m64			SSE2	F2	0F	5F		r										Cette instruction permet de retourner la valeur maximal entre l'opérande source et destination de nombre réel de simple précision.
MAXSS	xmm	xmm/m32			SSE	F3	0F	5F		r										Cette instruction permet de retourner la valeur maximal entre l'opérande source et destination.
MFENCE					SSE2		0F	AE		6										Cette instruction permet d'agir comme une barrière pour forcer une priorité en mémoire (sérialisation) entre les instructions précédant le MFENCE et les instructions de chargement et d'entreposage précédent le MFENCE.
MINPD	xmm	xmm/m128			SSE2	66	0F	5D		r										Cette instruction permet de retourner la valeur minimal de chacune des paires de valeur entre l'opérande source et l'opérande de destination de nombre réel de double précision.
MINPS	xmm	xmm/m128			SSE		0F	5D		r										Cette instruction permet de retourner la valeur minimal de chacune des paires de valeur entre l'opérande source et l'opérande de destination.
MINSD	xmm	xmm/m64			SSE2	F2	0F	5D		r										Cette instruction permet de retourner la valeur minimal entre l'opérande source et destination de nombre réel de simple précision.
MINSS	xmm	xmm/m32			SSE	F3	0F	5D		r										Cette instruction permet de retourner la valeur minimal entre l'opérande source et destination.
MONITOR	m8	ECX	EDX		SSE3		0F	01	C8	1			0							Cette instruction permet d'indiquer au microprocesseur quel rangé d'adresse est à surveiller par l'instruction STORE.
MOV	r/m8	r8						88		r										Cette instruction permet de copier opérande source dans une opérande destinataire.
MOV	r/m16/32/64	r16/32/64						89		r										Cette instruction permet de copier opérande source dans une opérande destinataire.
MOV	r8	r/m8						8A		r										Cette instruction permet de copier opérande source dans une opérande destinataire.
MOV	r16/32/64	r/m16/32/64						8B		r										Cette instruction permet de copier opérande source dans une opérande destinataire.
MOV	m16	Sreg						8C		r										Cette instruction permet de copier opérande source dans une opérande destinataire.
MOV	r16/32/64	Sreg						8C		r
MOV	Sreg	r/m16						8E		r										Cette instruction permet de copier opérande source dans une opérande destinataire.
MOV	AL	moffs8						A0												Cette instruction permet de copier opérande source dans une opérande destinataire.
MOV	RAX	moffs16/32/64						A1												Cette instruction permet de copier opérande source dans une opérande destinataire.
MOV	moffs8	AL						A2												Cette instruction permet de copier opérande source dans une opérande destinataire.
MOV	moffs16/32/64	RAX						A3												Cette instruction permet de copier opérande source dans une opérande destinataire.
MOV	r8	imm8						B0+r												Cette instruction permet de copier opérande source dans une opérande destinataire.
MOV	r16/32/64	imm16/32/64						B8+r												Cette instruction permet de copier opérande source dans une opérande destinataire.
MOV	r/m8	imm8						C6		0										Cette instruction permet de copier opérande source dans une opérande destinataire.
MOV	r/m16/32/64	imm16/32						C7		0										Cette instruction permet de copier opérande source dans une opérande destinataire.
MOV	r64	CRn					0F	20		r		E	0			o..szapc		o..szapc		Cette instruction permet de copier opérande source dans une opérande destinataire.
MOV	r64	CRn					0F	20		r		E	0			o..szapc		o..szapc		Cette instruction permet de copier opérande source dans une opérande destinataire.
MOV	r64	DRn					0F	21		r		E	0			o..szapc		o..szapc		Cette instruction permet de copier opérande source dans une opérande destinataire.
MOV	r64	DRn					0F	21		r		E	0			o..szapc		o..szapc		Cette instruction permet de copier opérande source dans une opérande destinataire.
MOV	CRn	r64					0F	22		r		E	0			o..szapc		o..szapc		Cette instruction permet de copier opérande source dans une opérande destinataire.
MOV	CRn	r64					0F	22		r		E	0			o..szapc		o..szapc		Cette instruction permet de copier opérande source dans une opérande destinataire.
MOV	DRn	r64					0F	23		r		E	0			o..szapc		o..szapc		Cette instruction permet de copier opérande source dans une opérande destinataire.
MOV	DRn	r64					0F	23		r		E	0			o..szapc		o..szapc		Cette instruction permet de copier opérande source dans une opérande destinataire.
MOVAPD	xmm	xmm/m128			SSE2	66	0F	28		r										Cette instruction permet de copier le contenu de 2 paquets alignés de valeurs réel de double précision.
MOVAPD	xmm/m128	xmm			SSE2	66	0F	29		r										Cette instruction permet de copier le contenu de 2 paquets alignés de valeurs réel de double précision.
MOVAPS	xmm	xmm/m128			SSE		0F	28		r										Cette instruction permet de copier le contenu de 4 paquets alignés de valeurs réel de simple précision (4 x 32 bits).
MOVAPS	xmm/m128	xmm			SSE		0F	29		r										Cette instruction permet de copier le contenu de 4 paquets alignés de valeurs réel de simple précision (4 x 32 bits).
MOVBE	r16/32/64	m16/32/64					0F	38	F0	r	C2++									Cette instruction permet d'effectuer l'échange des octets lors de l'opération de copiage de l'opérande source dans l'opérande de destination.
MOVBE	m16/32/64	r16/32/64					0F	38	F1	r	C2++									Cette instruction permet d'effectuer l'échange des octets lors de l'opération de copiage de l'opérande source dans l'opérande de destination.
MOVD	mm	r/m32			MMX		0F	6E		r		E								Cette instruction permet de copier l'opérande dans un registre XMM ou vice-versa.
MOVQ	mm	r/m64			MMX		0F	6E		r		E
MOVD	xmm	r/m32			SSE2	66	0F	6E		r		E								Cette instruction permet de copier l'opérande dans un registre XMM ou vice-versa.
MOVQ	xmm	r/m64			SSE2	66	0F	6E		r		E
MOVD	r/m32	mm			MMX		0F	7E		r		E								Cette instruction permet de copier l'opérande dans un registre XMM ou vice-versa.
MOVQ	r/m64	mm			MMX		0F	7E		r		E
MOVD	r/m32	xmm			SSE2	66	0F	7E		r		E								Cette instruction permet de copier l'opérande dans un registre XMM ou vice-versa.
MOVQ	r/m64	xmm			SSE2	66	0F	7E		r		E
MOVDDUP	xmm	xmm/m64			SSE3	F2	0F	12		r										Cette instruction permet de copier les 64 bits d'une opérande dans la partie basse et haute d'une opérande de 128 bits.
MOVDQ2Q	mm	xmm			SSE2	F2	0F	D6		r										Cette instruction permet de copier la partie basse d'un quadruple mots d'un opérande source vers un opérande de destination.
MOVDQA	xmm	xmm/m128			SSE2	66	0F	6F		r										Cette instruction permet de copier un double quadruple mots d'un opérande source vers un opérande de destination.
MOVDQA	xmm/m128	xmm			SSE2	66	0F	7F		r										Cette instruction permet de copier un double quadruple mots d'un opérande source vers un opérande de destination.
MOVDQU	xmm	xmm/m128			SSE2	F3	0F	6F		r										Cette instruction permet de copier un double quadruple mots désaligné d'un opérande source vers un opérande de destination.
MOVDQU	xmm/m128	xmm			SSE2	F3	0F	7F		r										Cette instruction permet de copier un double quadruple mots désaligné d'un opérande source vers un opérande de destination.
MOVHLPS	xmm	xmm			SSE		0F	12		r										Cette instruction permet de copier le contenu du haut d'un paquet de valeurs réel de simple précision dans sa partie basse.
MOVHPD	xmm	m64			SSE2	66	0F	16		r										Cette instruction permet de copier le contenu du haut de deux paquets de valeurs réel de double précision dans une opérande de destination.
MOVHPD	m64	xmm			SSE2	66	0F	17		r										Cette instruction permet de copier le contenu du haut de deux paquets de valeurs réel de double précision dans une opérande de destination.
MOVHPS	xmm	m64			SSE		0F	16		r										Cette instruction permet de copier le contenu du haut de deux paquets de valeurs réel de simple précision dans une opérande de destination.
MOVHPS	m64	xmm			SSE		0F	17		r										Cette instruction permet de copier le contenu du haut de deux paquets de valeurs réel de simple précision dans une opérande de destination.
MOVLHPS	xmm	xmm			SSE		0F	16		r										Cette instruction permet de copier le contenu du bas d'un paquet de valeurs réel de simple précision dans sa partie haute.
MOVLPD	xmm	m64			SSE2	66	0F	12		r										Cette instruction permet de copier le contenu du bas de deux paquets de valeurs réel de double précision dans un opérande de destination.
MOVLPD	m64	xmm			SSE2	66	0F	13		r										Cette instruction permet de copier le contenu du bas de deux paquets de valeurs réel de double précision dans un opérande de destination.
MOVLPS	xmm	m64			SSE		0F	12		r										Cette instruction permet de copier le contenu du bas de deux paquets de valeurs réel de simple précision dans un opérande de destination.
MOVLPS	m64	xmm			SSE		0F	13		r										Cette instruction permet de copier le contenu du bas de deux paquets de valeurs réel de simple précision dans un opérande de destination.
MOVMSKPD	r32/64	xmm			SSE2	66	0F	50		r										Cette instruction permet de copier les bits de signes de deux paquets de valeurs réels de double précision d'un registre XMM dans les 2 bits les plus bas d'un registre 32 bits. Les autres bits du registres 32 bits sont fixés à 0.
MOVMSKPS	r32/64	xmm			SSE		0F	50		r										Cette instruction permet de copier les bits de signes de quatre paquets de valeurs réels de simple précision d'un registre XMM dans les 4 bits les plus bas d'un registre 32 bits. Les autres bits du registres 32 bits sont fixés à 0.
MOVNTDQ	m128	xmm			SSE2	66	0F	E7		r										Cette instruction permet de copier le contenu de double quadruple mots d'un opérande source vers un opérande de destination sans utiliser la méthode temporel pour minimiser la pollution du cache.
MOVNTI	m32/64	r32/64			SSE2		0F	C3		r										Cette instruction permet de copier une valeur 32 ou 64 bits dans un emplacement mémoire afin de minimiser la pollution du cache dans un processus léger.
MOVNTPD	m128	xmm			SSE2	66	0F	2B		r										Cette instruction permet de copier le contenu de valeur réel de double précision d'un opérande source vers un opérande de destination sans utiliser la méthode temporel pour minimiser la pollution du cache.
MOVNTPS	m128	xmm			SSE		0F	2B		r										Cette instruction permet de copier le contenu de 4 paquets alignés de valeurs réel de simple précision sans utiliser la méthode temporel pour minimiser la pollution du cache.
MOVNTQ	m64	mm			SSE		0F	E7		r										Cette instruction permet de copier une valeur 64 bits sans utiliser la méthode temporel pour minimiser la pollution du cache.
MOVQ	mm	mm/m64			MMX		0F	6F		r										Cette instruction permet de copier un quadruple mot d'une opérande source vers une opérande destination dans le cas des registres XMM.
MOVQ	xmm	xmm/m64			SSE2	F3	0F	7E		r										Cette instruction permet de copier un quadruple mot d'une opérande source vers une opérande destination dans le cas des registres XMM.
MOVQ	mm/m64	mm			MMX		0F	7F		r										Cette instruction permet de copier un quadruple mot d'une opérande source vers une opérande destination dans le cas des registres XMM.
MOVQ	xmm/m64	xmm			SSE2	66	0F	D6		r										Cette instruction permet de copier un quadruple mot d'une opérande source vers une opérande destination dans le cas des registres XMM.
MOVQ2DQ	xmm	mm			SSE2	F3	0F	D6		r										Cette instruction permet de copier un quadruple mot d'un opérande source vers la partie basse d'un opérande destination dans le cas des registres XMM.
MOVS	m8	m8						A4							.d......					Cette instruction permet de copier un élément de l'adresse DS:SI dans l'adresse ES:DI et incrémente/décrémente les registres DI et SI en fonction de la taille de l'opérande source et de l'état du drapeau de direction.
MOVSB	m8	m8						A4							.d......
MOVS	m16/32/64	m16/32/64						A5				E			.d......					Cette instruction permet de copier un élément de l'adresse DS:SI dans l'adresse ES:DI et incrémente/décrémente les registres DI et SI en fonction de la taille de l'opérande source et de l'état du drapeau de direction.
MOVSW	m16	m16
MOVSD	m32	m32
MOVSQ	m64	m64
MOVSD	xmm	xmm/m64			SSE2	F2	0F	10		r										Cette instruction permet de copier un scalaire de valeur de double précision d'un opérande source vers un opérande destination.
MOVSD	xmm/m64	xmm			SSE2	F2	0F	11		r										Cette instruction permet de copier un scalaire de valeur de double précision d'un opérande source vers un opérande destination.
MOVSHDUP	xmm	xmm/m64			SSE3	F3	0F	16		r										Cette instruction permet de copier la partie du haut de 32 bits d'une valeur 64 bits dans sa partie basse et haute d'une valeur réel de simple précision de 64 bits contenu dans un paquet de 128 bits.
MOVSLDUP	xmm	xmm/m64			SSE3	F3	0F	12		r										Cette instruction permet de copier la partie du basse de 32 bits d'une valeur 64 bits dans sa partie basse et haute d'une valeur réel de simple précision de 64 bits contenu dans un paquet de 128 bits.
MOVSS	xmm	xmm/m32			SSE	F3	0F	10		r										Cette instruction permet de copier une valeur réel de simple précision d'une opérande source vers une opérande de destination.
MOVSS	xmm/m32	xmm			SSE	F3	0F	11		r										Cette instruction permet de copier une valeur réel de simple précision d'une opérande source vers une opérande de destination.
MOVSX	r16/32/64	r/m8					0F	BE		r										Cette instruction permet de copier un registre de taille inférieur dans un registre de plus grande taille en remplissant les bits supplémentaires avec l'extension des signes.
MOVSX	r16/32/64	r/m16					0F	BF		r										Cette instruction permet de copier un registre de taille inférieur dans un registre de plus grande taille en remplissant les bits supplémentaires avec l'extension des signes.
MOVSXD	r32/64	r/m32						63		r		E								Cette instruction permet de copier un registre de taille inférieur dans un registre 64 bits en remplissant les bits supplémentaires avec l'extension des signes.
MOVUPD	xmm	xmm/m128			SSE2	66	0F	10		r										Cette instruction permet de copier le contenu de 2 paquets désalignés de valeurs réel de double précision.
MOVUPD	xmm/m128	xmm			SSE2	66	0F	11		r										Cette instruction permet de copier le contenu de 2 paquets désalignés de valeurs réel de double précision.
MOVUPS	xmm	xmm/m128			SSE		0F	10		r										Cette instruction permet de copier le contenu de 4 paquets désalignés de valeurs réel de simple précision (4 x 32 bits).
MOVUPS	xmm/m128	xmm			SSE		0F	11		r										Cette instruction permet de copier le contenu de 4 paquets désalignés de valeurs réel de simple précision (4 x 32 bits).
MOVZX	r16/32/64	r/m8					0F	B6		r										Cette instruction permet de copier un registre de taille inférieur dans un registre de plus grande taille en remplissant les bits supplémentaires par des 0.
MOVZX	r16/32/64	r/m16					0F	B7		r										Cette instruction permet de copier un registre de taille inférieur dans un registre de plus grande taille en remplissant les bits supplémentaires par des 0.
MPSADBW	xmm	xmm/m128	imm8		SSE4.1	66	0F	3A	42	r	C2++									Cette instruction permet d'effectuer le calcul de la somme de la différence absolue (SAD) d'une paire d'octets d'un groupe de 4 octets paires et produit 8 résultats SAD entreposé dans 8 entier contenu dans l'opérande de destination.
MUL	AX	AL	r/m8					F6		4						o..szapc	o......c	...szap.		Cette instruction permet d'effectuer une multiplication non-signée (nombre naturel).
MUL	RDX	RAX	r/m16/32/64					F7		4						o..szapc	o......c	...szap.		Cette instruction permet d'effectuer une multiplication non-signée (nombre naturel).
MULPD	xmm	xmm/m128			SSE2	66	0F	59		r										Cette instruction permet d'effectuer la multiplication de chacune des paires de valeur de double précision de l'opérande source et l'opérande de destination.
MULPS	xmm	xmm/m128			SSE		0F	59		r										Cette instruction permet d'effectuer la multiplication de chacune des paires de valeur de l'opérande source et l'opérande de destination.
MULSD	xmm	xmm/m64			SSE2	F2	0F	59		r										Cette instruction permet d'effectuer la multiplication scalaire de valeurs réel de double précision de l'opérande source et l'opérande de destination.
MULSS	xmm	xmm/m32			SSE	F3	0F	59		r										Cette instruction permet d'effectuer la multiplication scalaire de l'opérande source et l'opérande de destination.
MWAIT	EAX	ECX			SSE3		0F	01	C9	1			0							Cette instruction permet d'indiquer au microprocesseur que l'état de l'alimentation de la ligne de cache est en attente d'écriture dans la plage d'adresse, mettant fin à la plupart des activités dans le noyau en le faisant.
NEG	r/m8							F6		3				L		o..szapc	o..szapc			Cette instruction permet d'effectuer le complément à 2 d'une opérande.
NEG	r/m16/32/64							F7		3				L		o..szapc	o..szapc			Cette instruction permet d'effectuer le complément à 2 d'une opérande.
NOP								90												Cette instruction ne fait rien.
NOP	r/m16/32						0F	0D												Cette instruction ne fait rien.
NOP	r/m16/32						0F	1F		0										Cette instruction ne fait rien.
NOT	r/m8							F6		2				L						Cette instruction permet d'inverser la valeur de chacun des bits d'une opérande.
NOT	r/m16/32/64							F7		2				L						Cette instruction permet d'inverser la valeur de chacun des bits d'une opérande.
OR	r/m8	r8						08		r				L		o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un OU BINAIRE sur les 2 opérandes spécifiés.
OR	r/m16/32/64	r16/32/64						09		r				L		o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un OU BINAIRE sur les 2 opérandes spécifiés.
OR	r8	r/m8						0A		r						o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un OU BINAIRE sur les 2 opérandes spécifiés.
OR	r16/32/64	r/m16/32/64						0B		r						o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un OU BINAIRE sur les 2 opérandes spécifiés.
OR	AL	imm8						0C								o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un OU BINAIRE sur les 2 opérandes spécifiés.
OR	RAX	imm16/32						0D								o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un OU BINAIRE sur les 2 opérandes spécifiés.
OR	r/m8	imm8						80		1				L		o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un OU BINAIRE sur les 2 opérandes spécifiés.
OR	r/m16/32/64	imm16/32						81		1				L		o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un OU BINAIRE sur les 2 opérandes spécifiés.
OR	r/m16/32/64	imm8						83		1				L		o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un OU BINAIRE sur les 2 opérandes spécifiés.
ORPD	xmm	xmm/m128			SSE2	66	0F	56		r										Cette instruction permet d'effectuer un OU BINAIRE de 128 bits sur les 2 opérandes réels de double précisions spécifiés.
ORPS	xmm	xmm/m128			SSE		0F	56		r										Cette instruction permet d'effectuer un OU BINAIRE de 128 bits sur les 2 opérandes spécifiés.
OUT	imm8	AL						E6												Cette instruction permet d'envoyer un octet, un mot ou un double mot sur le port d'entrée/sortie.
OUT	imm8	EAX						E7												Cette instruction permet d'envoyer un octet, un mot ou un double mot sur le port d'entrée/sortie.
OUT	DX	AL						EE												Cette instruction permet d'envoyer un octet, un mot ou un double mot sur le port d'entrée/sortie.
OUT	DX	EAX						EF												Cette instruction permet d'envoyer un octet, un mot ou un double mot sur le port d'entrée/sortie.
OUTS	DX	m8						6E							.d......					Cette instruction permet d'envoyer un octet, un mot ou un double mot contenu dans l'adresse DS:[SI] du port d'entrée/sortie et incrémente/décrémente le registre SI en fonction de la taille de l'opérande cible et de l'état du drapeau de direction.
OUTSB	DX	m8						6E							.d......
OUTS	DX	m16						6F							.d......					Cette instruction permet d'envoyer un octet, un mot ou un double mot contenu dans l'adresse DS:[SI] du port d'entrée/sortie et incrémente/décrémente le registre SI en fonction de la taille de l'opérande cible et de l'état du drapeau de direction.
OUTSW	DX	m16						6F							.d......
OUTS	DX	m16/32						6F							.d......					Cette instruction permet d'envoyer un octet, un mot ou un double mot contenu dans l'adresse DS:[SI] du port d'entrée/sortie et incrémente/décrémente le registre SI en fonction de la taille de l'opérande cible et de l'état du drapeau de direction.
OUTSD	DX	m32						6F							.d......
PACKSSDW	mm	mm/m64			MMX		0F	6B		r										Cette instruction permet de compacté 8 paquets de double mots en mots.
PACKSSDW	xmm	xmm/m128			SSE2	66	0F	6B		r										Cette instruction permet de compacté 8 paquets de double mots en mots.
PACKSSWB	mm	mm/m64			MMX		0F	63		r										Cette instruction permet de compacté 8 paquets d'entier en octets.
PACKSSWB	xmm	xmm/m128			SSE2	66	0F	63		r										Cette instruction permet de compacté 8 paquets d'entier en octets.
PACKUSWB	mm	mm/m64			MMX		0F	67		r										Cette instruction permet de compacté 8 paquets de mots en octets.
PACKUSWB	xmm	xmm/m128			SSE2	66	0F	67		r										Cette instruction permet de compacté 8 paquets de mots en octets.
PADDB	mm	mm/m64			MMX		0F	FC		r										Cette instruction permet d'effectuer une addition scalaire sur un paquet de 8 octets.
PADDB	xmm	xmm/m128			SSE2	66	0F	FC		r										Cette instruction permet d'effectuer une addition scalaire sur un paquet de 8 octets.
PADDD	mm	mm/m64			MMX		0F	FE		r										Cette instruction permet d'effectuer une addition scalaire sur un paquet de 2 double mots.
PADDD	xmm	xmm/m128			SSE2	66	0F	FE		r										Cette instruction permet d'effectuer une addition scalaire sur un paquet de 2 double mots.
PADDQ	mm	mm/m64			SSE2		0F	D4		r										Cette instruction permet d'effectuer une addition scalaire sur un paquet de quadruple mots.
PADDQ	xmm	xmm/m128			SSE2	66	0F	D4		r										Cette instruction permet d'effectuer une addition scalaire sur un paquet de quadruple mots.
PADDSB	mm	mm/m64			MMX		0F	EC		r										Cette instruction permet d'effectuer une addition scalaire avec saturation sur un paquet de 8 octets signés.
PADDSB	xmm	xmm/m128			SSE2	66	0F	EC		r										Cette instruction permet d'effectuer une addition scalaire avec saturation sur un paquet de 8 octets signés.
PADDSW	mm	mm/m64			MMX		0F	ED		r										Cette instruction permet d'effectuer une addition scalaire avec saturation sur un paquet de 4 entiers.
PADDSW	xmm	xmm/m128			SSE2	66	0F	ED		r										Cette instruction permet d'effectuer une addition scalaire avec saturation sur un paquet de 4 entiers.
PADDUSB	mm	mm/m64			MMX		0F	DC		r										Cette instruction permet d'effectuer une addition scalaire avec saturation sur un paquet de 8 octets.
PADDUSB	xmm	xmm/m128			SSE2	66	0F	DC		r										Cette instruction permet d'effectuer une addition scalaire avec saturation sur un paquet de 8 octets.
PADDUSW	mm	mm/m64			MMX		0F	DD		r										Cette instruction permet d'effectuer une addition scalaire avec saturation sur un paquet de 4 mots.
PADDUSW	xmm	xmm/m128			SSE2	66	0F	DD		r										Cette instruction permet d'effectuer une addition scalaire avec saturation sur un paquet de 4 mots.
PADDW	mm	mm/m64			MMX		0F	FD		r										Cette instruction permet d'effectuer une addition scalaire sur un paquet de 4 mots.
PADDW	xmm	xmm/m128			SSE2	66	0F	FD		r										Cette instruction permet d'effectuer une addition scalaire sur un paquet de 4 mots.
PALIGNR	mm	mm/m64			SSSE3		0F	3A	0F	r	C2+									Cette instruction permet d'effectuer la concaténation de l'opérande de destination et de l'opérande source et effectue un décalage d'une constante immédiate de la composante de granulité d'octets, et enfin extrait le résultat aligné dans l'opérande de destination.
PALIGNR	xmm	xmm/m128			SSSE3	66	0F	3A	0F	r	C2+									Cette instruction permet d'effectuer la concaténation de l'opérande de destination et de l'opérande source et effectue un décalage d'une constante immédiate de la composante de granulité d'octets, et enfin extrait le résultat aligné dans l'opérande de destination.
PAND	mm	mm/m64			MMX		0F	DB		r										Cette instruction permet d'effectuer un «ET BINAIRE» d'un quadruple mot d'une opérande source avec une opérande destination dans le cas des registres XMM.
PAND	xmm	xmm/m128			SSE2	66	0F	DB		r										Cette instruction permet d'effectuer un «ET BINAIRE» d'un quadruple mot d'une opérande source avec une opérande destination dans le cas des registres XMM.
PANDN	mm	mm/m64			MMX		0F	DF		r										Cette instruction permet d'effectuer un «ET BINAIRE» et une «NEGATION» de chacun des bits d'un quadruple mot d'une opérande source avec une opérande destination dans le cas des registres XMM.
PANDN	xmm	xmm/m128			SSE2	66	0F	DF		r										Cette instruction permet d'effectuer un «ET BINAIRE» et une «NEGATION» de chacun des bits d'un quadruple mot d'une opérande source avec une opérande destination dans le cas des registres XMM.
PAUSE					SSE2	F3		90												Cette instruction permet d'améliorer les performances des boucles de «SPIN», en fournissant une indication pour le microprocesseur que le code courant est dans une boucle en «SPIN».
PAVGB	mm	mm/m64			SSE		0F	E0		r										Cette instruction permet d'effectuer le calcul de la moyenne des paquets d'octets spécifiés.
PAVGB	xmm	xmm/m128			SSE	66	0F	E0		r										Cette instruction permet d'effectuer le calcul de la moyenne des paquets d'octets spécifiés.
PAVGW	mm	mm/m64			SSE		0F	E3		r										Cette instruction permet d'effectuer le calcul de la moyenne des paquets des mots spécifiés.
PAVGW	xmm	xmm/m128			SSE	66	0F	E3		r										Cette instruction permet d'effectuer le calcul de la moyenne des paquets des mots spécifiés.
PBLENDW	xmm	xmm/m128	imm8		SSE4.1	66	0F	3A	0E	r	C2++									Cette instruction permet d'effectuer une copie conditionnel d'un élément d'octets d'un opérande source vers un opérande de destination en fonction des bits de masque définit dans un troisième opérande.
PCMPEQB	mm	mm/m64			MMX		0F	74		r										Cette instruction permet d'effectuer une comparaison sur un paquet d'octets et fixe la valeur de chacun d'eux à FFh s'ils sont égales sinon à 00h.
PCMPEQB	xmm	xmm/m128			SSE2	66	0F	74		r										Cette instruction permet d'effectuer une comparaison sur un paquet d'octets et fixe la valeur de chacun d'eux à FFh s'ils sont égales sinon à 00h.
PCMPEQD	mm	mm/m64			MMX		0F	76		r										Cette instruction permet d'effectuer une comparaison sur un paquet de double mots et fixe la valeur de chacun d'eux à FFFFFFFFh s'ils sont égales sinon à 00000000h.
PCMPEQD	xmm	xmm/m128			SSE2	66	0F	76		r										Cette instruction permet d'effectuer une comparaison sur un paquet de double mots et fixe la valeur de chacun d'eux à FFFFFFFFh s'ils sont égales sinon à 00000000h.
PCMPEQW	mm	mm/m64			MMX		0F	75		r										Cette instruction permet d'effectuer une comparaison sur un paquet de mots et fixe la valeur de chacun d'eux à FFFFh s'ils sont égales sinon à 0000h.
PCMPEQW	xmm	xmm/m128			SSE2	66	0F	75		r										Cette instruction permet d'effectuer une comparaison sur un paquet de mots et fixe la valeur de chacun d'eux à FFFFh s'ils sont égales sinon à 0000h.
PCMPESTRI	RCX	xmm	xmm/m128	...	SSE4.2	66	0F	3A	61	r	C2++					o..szapc	o..szapc		.....ap.	Cette instruction permet d'effectuer une comparaison ainsi qu'un processus de fragments de deux chaînes de caractères basé sur une valeur d'encodage indiquer par un opérande immédiate et génère un index entreposé dans le registre ECX.
PCMPESTRM	XMM0	xmm	xmm/m128	...	SSE4.2	66	0F	3A	60	r	C2++					o..szapc	o..szapc		.....ap.	Cette instruction permet d'effectuer une comparaison ainsi qu'un processus de fragments de deux chaînes de caractères basé sur une valeur d'encodage indiquer par un opérande immédiate et génère un masque entreposé dans le registre XMM0.
PCMPGTB	mm	mm/m64			MMX		0F	64		r										Cette instruction permet d'effectuer une comparaison sur un paquet d'octets et fixe la valeur de chacun d'eux à FFh si l'opérande destinataire est supérieur à l'opérande source sinon à 00h.
PCMPGTB	xmm	xmm/m128			SSE2	66	0F	64		r										Cette instruction permet d'effectuer une comparaison sur un paquet d'octets et fixe la valeur de chacun d'eux à FFh si l'opérande destinataire est supérieur à l'opérande source sinon à 00h.
PCMPGTD	mm	mm/m64			MMX		0F	66		r										Cette instruction permet d'effectuer une comparaison sur un paquet de double mots et fixe la valeur de chacun d'eux à FFFFFFFFFh si l'opérande destinataire est supérieur à l'opérande source sinon à 00000000h.
PCMPGTD	xmm	xmm/m128			SSE2	66	0F	66		r										Cette instruction permet d'effectuer une comparaison sur un paquet de double mots et fixe la valeur de chacun d'eux à FFFFFFFFFh si l'opérande destinataire est supérieur à l'opérande source sinon à 00000000h.
PCMPGTW	mm	mm/m64			MMX		0F	65		r										Cette instruction permet d'effectuer une comparaison sur un paquet de mots et fixe la valeur de chacun d'eux à FFFFFh si l'opérande destinataire est supérieur à l'opérande source sinon à 0000h.
PCMPGTW	xmm	xmm/m128			SSE2	66	0F	65		r										Cette instruction permet d'effectuer une comparaison sur un paquet de mots et fixe la valeur de chacun d'eux à FFFFFh si l'opérande destinataire est supérieur à l'opérande source sinon à 0000h.
PCMPISTRI	RCX	xmm	xmm/m128	imm8	SSE4.2	66	0F	3A	63	r	C2++					o..szapc	o..szapc		.....ap.	Cette instruction permet d'effectuer une comparaison ainsi qu'un processus de fragments de deux chaînes de caractères basé sur une valeur d'encodage implicite indiquer par un opérande immédiate et génère un index entreposé dans le registre ECX.
PCMPISTRM	XMM0	xmm	xmm/m128	imm8	SSE4.2	66	0F	3A	62	r	C2++					o..szapc	o..szapc		.....ap.	Cette instruction permet d'effectuer une comparaison ainsi qu'un processus de fragments de deux chaînes de caractères basé sur une valeur d'encodage implicite indiquer par un opérande immédiate et génère un masque entreposé dans le registre XMM0.
PEXTRB	m8	xmm	imm8		SSE4.1	66	0F	3A	14	r	C2++									Cette instruction permet de copier l'octet de l'opérande source spécifié par un compteur d'opérande dans l'opérande de destination.
PEXTRB	r32/64	xmm	imm8		SSE4.1	66	0F	3A	14	r	C2++
PEXTRD	r/m32	xmm	imm8		SSE4.1	66	0F	3A	16	r	C2++									Cette instruction permet de copier le double mot de l'opérande source spécifié par un compteur d'opérande dans l'opérande de destination.
PEXTRQ	r/m64	xmm	imm8		SSE4.1	66	0F	3A	16	r	C2++
PEXTRW	m16	xmm	imm8		SSE4.1	66	0F	3A	15	r	C2++									Cette instruction permet de copier le mot de l'opérande source spécifié par un compteur d'opérande dans l'opérande de destination.
PEXTRW	r32/64	xmm	imm8		SSE4.1	66	0F	3A	15	r	C2++
PEXTRW	r32/64	mm	imm8		SSE		0F	C5		r										Cette instruction permet de copier le mot de l'opérande source spécifié par un compteur d'opérande dans l'opérande de destination.
PEXTRW	r32/64	xmm	imm8		SSE	66	0F	C5		r										Cette instruction permet de copier le mot de l'opérande source spécifié par un compteur d'opérande dans l'opérande de destination.
PINSRB	xmm	m8	imm8		SSE4.1	66	0F	3A	20	r	C2++									Cette instruction permet d'effectuer une copie d'un octet d'un opérande source et de l'insérer dans l'opérande de destination de l'emplacement spécifié par un compteur d'opérande.
PINSRB	xmm	r32/64	imm8		SSE4.1	66	0F	3A	20	r	C2++
PINSRD	xmm	r/m32	imm8		SSE4.1	66	0F	3A	22	r	C2++									Cette instruction permet d'effectuer une copie d'un double mot d'un opérande source et de l'insérer dans l'opérande de destination de l'emplacement spécifié par un compteur d'opérande.
PINSRQ	xmm	r/m64	imm8		SSE4.1	66	0F	3A	22	r	C2++
PINSRW	mm	r32/64	imm8		SSE		0F	C4		r										Cette instruction permet d'effectuer une copie d'un mot d'un opérande source et de l'insérer dans l'opérande de destination de l'emplacement spécifié par un compteur d'opérande.
PINSRW	mm	m16	imm8		SSE		0F	C4		r
PINSRW	xmm	r32/64	imm8		SSE	66	0F	C4		r										Cette instruction permet d'effectuer une copie d'un mot d'un opérande source et de l'insérer dans l'opérande de destination de l'emplacement spécifié par un compteur d'opérande.
PINSRW	xmm	m16	imm8		SSE	66	0F	C4		r
PMADDWD	mm	mm/m64			MMX		0F	F5		r										Cette instruction permet d'effectuer une multiplication de 2 registres MMX contenant dans un paquet de mots d'un emplacement/mémoire.
PMADDWD	xmm	xmm/m128			SSE2	66	0F	F5		r										Cette instruction permet d'effectuer une multiplication de 2 registres MMX contenant dans un paquet de mots d'un emplacement/mémoire.
PMAXSW	mm	mm/m64			SSE		0F	EE		r										Cette instruction permet de retourner la valeur maximal de chacun des mots (entier) des paquets contenu dans deux opérandes.
PMAXSW	xmm	xmm/m128			SSE	66	0F	EE		r										Cette instruction permet de retourner la valeur maximal de chacun des mots (entier) des paquets contenu dans deux opérandes.
PMAXUB	mm	mm/m64			SSE		0F	DE		r										Cette instruction permet de retourner la valeur maximal de chacun des octets des paquets contenu dans deux opérandes.
PMAXUB	xmm	xmm/m128			SSE	66	0F	DE		r										Cette instruction permet de retourner la valeur maximal de chacun des octets des paquets contenu dans deux opérandes.
PMINSW	mm	mm/m64			SSE		0F	EA		r										Cette instruction permet de retourner la valeur minimal de chacun des mots des paquets contenu dans deux opérandes.
PMINSW	xmm	xmm/m128			SSE	66	0F	EA		r										Cette instruction permet de retourner la valeur minimal de chacun des mots des paquets contenu dans deux opérandes.
PMINUB	mm	mm/m64			SSE		0F	DA		r										Cette instruction permet de retourner la valeur minimal de chacun des octets des paquets contenu dans deux opérandes.
PMINUB	xmm	xmm/m128			SSE	66	0F	DA		r										Cette instruction permet de retourner la valeur minimal de chacun des octets des paquets contenu dans deux opérandes.
PMOVMSKB	r32/64	mm			SSE		0F	D7		r										Cette instruction permet de copiés les masques de chacun des octets d'un paquet contenu dans une opérande.
PMOVMSKB	r32/64	xmm			SSE	66	0F	D7		r										Cette instruction permet de copiés les masques de chacun des octets d'un paquet contenu dans une opérande.
PMULHUW	mm	mm/m64			SSE		0F	E4		r										Cette instruction permet d'effectuer la multiplication de la partie haute de chacun des entiers des 2 paquets d'opérandes.
PMULHUW	xmm	xmm/m128			SSE	66	0F	E4		r										Cette instruction permet d'effectuer la multiplication de la partie haute de chacun des entiers des 2 paquets d'opérandes.
PMULHW	mm	mm/m64			MMX		0F	E5		r										Cette instruction permet d'effectuer la multiplication de la partie haute de chacun des mots des 2 paquets d'opérandes.
PMULHW	xmm	xmm/m128			SSE2	66	0F	E5		r										Cette instruction permet d'effectuer la multiplication de la partie haute de chacun des mots des 2 paquets d'opérandes.
PMULLW	mm	mm/m64			MMX		0F	D5		r										Cette instruction permet d'effectuer la multiplication de la partie basse de chacun des mots des 2 paquets d'opérandes.
PMULLW	xmm	xmm/m128			SSE2	66	0F	D5		r										Cette instruction permet d'effectuer la multiplication de la partie basse de chacun des mots des 2 paquets d'opérandes.
PMULUDQ	mm	mm/m64			SSE2		0F	F4		r										Cette instruction permet d'effectuer la multiplication de paquets d'opérandes de double mots.
PMULUDQ	xmm	xmm/m128			SSE2	66	0F	F4		r										Cette instruction permet d'effectuer la multiplication de paquets d'opérandes de double mots.
POP	r64/16							58+r				E								Cette instruction permet de désempiler de la pile un mot ou un double mot et la met dans une opérande.
POP	r/m16/32							8F		0										Cette instruction permet de désempiler de la pile un mot ou un double mot et la met dans une opérande.
POP	r/m64/16							8F		0		E								Cette instruction permet de désempiler de la pile un mot ou un double mot et la met dans une opérande.
POP	FS						0F	A1												Cette instruction permet de désempiler de la pile un mot ou un double mot et la met dans une opérande.
POP	GS						0F	A9												Cette instruction permet de désempiler de la pile un mot ou un double mot et la met dans une opérande.
POPCNT	r16/32/64	r/m16/32/64				F3	0F	B8		r	C2++					o..szapc			o..s.apc	Cette instruction permet de compter le nombre de bits à 1 que possède une opérande source et place le résultat dans un registre destinataire.
POPF	FLAGS							9D				E								Cette instruction permet de désempiler de la pile le registre 16 bits de drapeau contenant les indicateurs d'état.
POPFQ	RFLAGS							9D				E
POR	mm	mm/m64			MMX		0F	EB		r										Cette instruction permet d'effectuer un «OU BINAIRE» d'un quadruple mot d'une opérande source avec une opérande destination dans le cas des registres XMM.
POR	xmm	xmm/m128			SSE2	66	0F	EB		r										Cette instruction permet d'effectuer un «OU BINAIRE» d'un quadruple mot d'une opérande source avec une opérande destination dans le cas des registres XMM.
PREFETCHNTA	m8				SSE		0F	18		0										Cette instruction permet d'effectuer le chargement de la ligne de cache de l'adresse mémoire spécifié dans le cache de données NTA du microprocesseur.
PREFETCHT0	m8				SSE		0F	18		1										Cette instruction permet d'effectuer le chargement de la ligne de cache de l'adresse mémoire spécifié dans le cache de données T0 du microprocesseur. Alias de PREFETCH0.
PREFETCHT1	m8				SSE		0F	18		2										Cette instruction permet d'effectuer le chargement de la ligne de cache de l'adresse mémoire spécifié dans le cache de données T1 du microprocesseur. Alias de PREFETCH1.
PREFETCHT2	m8				SSE		0F	18		3										Cette instruction permet d'effectuer le chargement de la ligne de cache de l'adresse mémoire spécifié dans le cache de données T2 du microprocesseur. Alias de PREFETCH2.
PSADBW	mm	mm/m64			SSE		0F	F6		r										Cette instruction permet d'effectuer le calcul la valeur de absolue de la différence des octets de paquet contenu dans une opérande source et destination.
PSADBW	xmm	xmm/m128			SSE	66	0F	F6		r										Cette instruction permet d'effectuer le calcul la valeur de absolue de la différence des octets de paquet contenu dans une opérande source et destination.
PSHUFD	xmm	xmm/m128	imm8		SSE2	66	0F	70		r										Cette instruction permet de copier un double mots d'une opérande source avec emplacement spécifié par un opérande immédiate dans un opérande de destination.
PSHUFHW	xmm	xmm/m128	imm8		SSE2	F3	0F	70		r										Cette instruction permet de copier un mot d'une opérande source avec emplacement spécifié par un opérande immédiate dans la partie haute d'un opérande de destination.
PSHUFLW	xmm	xmm/m128	imm8		SSE2	F2	0F	70		r										Cette instruction permet de copier un mot d'une opérande source avec emplacement spécifié par un opérande immédiate dans la partie basse d'un opérande de destination.
PSHUFW	mm	mm/m64	imm8		SSE		0F	70		r										Cette instruction permet de copier une double mots d'un opérande source avec emplacement spécifié par un opérande immédiate dans un opérande de destination.
PSLLD	mm	imm8			MMX		0F	72		6										Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un paquet de double mots.
PSLLD	xmm	imm8			SSE2	66	0F	72		6										Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un paquet de double mots.
PSLLD	mm	mm/m64			MMX		0F	F2		r										Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un paquet de double mots.
PSLLD	xmm	xmm/m128			SSE2	66	0F	F2		r										Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un paquet de double mots.
PSLLDQ	xmm	imm8			SSE2	66	0F	73		7										Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un paquet de double quadruple mots.
PSLLQ	mm	imm8			MMX		0F	73		6										Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un quadruple mot.
PSLLQ	xmm	imm8			SSE2	66	0F	73		6										Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un quadruple mot.
PSLLQ	mm	mm/m64			MMX		0F	F3		r										Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un quadruple mot.
PSLLQ	xmm	xmm/m128			SSE2	66	0F	F3		r										Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un quadruple mot.
PSLLW	mm	imm8			MMX		0F	71		6										Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un paquet de mots.
PSLLW	xmm	imm8			SSE2	66	0F	71		6										Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un paquet de mots.
PSLLW	mm	mm/m64			MMX		0F	F1		r										Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un paquet de mots.
PSLLW	xmm	xmm/m128			SSE2	66	0F	F1		r										Cette instruction permet d'effectuer le décalage de bits vers la gauche d'un paquet de mots.
PSRAD	mm	imm8			MMX		0F	72		4										Cette instruction permet d'effectuer le décalage arithmétique de bits vers la droite d'un paquet de double mots.
PSRAD	xmm	imm8			SSE2	66	0F	72		4										Cette instruction permet d'effectuer le décalage arithmétique de bits vers la droite d'un paquet de double mots.
PSRAD	mm	mm/m64			MMX		0F	E2		r										Cette instruction permet d'effectuer le décalage arithmétique de bits vers la droite d'un paquet de double mots.
PSRAD	xmm	xmm/m128			SSE2	66	0F	E2		r										Cette instruction permet d'effectuer le décalage arithmétique de bits vers la droite d'un paquet de double mots.
PSRAW	mm	imm8			MMX		0F	71		4										Cette instruction permet d'effectuer le décalage de bits vers la droite d'un paquet de mots.
PSRAW	xmm	imm8			SSE2	66	0F	71		4										Cette instruction permet d'effectuer le décalage de bits vers la droite d'un paquet de mots.
PSRAW	mm	mm/m64			MMX		0F	E1		r										Cette instruction permet d'effectuer le décalage de bits vers la droite d'un paquet de mots.
PSRAW	xmm	xmm/m128			SSE2	66	0F	E1		r										Cette instruction permet d'effectuer le décalage de bits vers la droite d'un paquet de mots.
PSRLD	mm	imm8			MMX		0F	72		2										Cette instruction permet d'effectuer le décalage de bits vers la droite d'un paquet de double mots.
PSRLD	xmm	imm8			SSE2	66	0F	72		2										Cette instruction permet d'effectuer le décalage de bits vers la droite d'un paquet de double mots.
PSRLD	mm	mm/m64			MMX		0F	D2		r										Cette instruction permet d'effectuer le décalage de bits vers la droite d'un paquet de double mots.
PSRLD	xmm	xmm/m128			SSE2	66	0F	D2		r										Cette instruction permet d'effectuer le décalage de bits vers la droite d'un paquet de double mots.
PSRLDQ	xmm	imm8			SSE2	66	0F	73		3										Cette instruction permet d'effectuer le décalage de bits vers la droite d'un paquet de double quadruple mots.
PSRLQ	mm	imm8			MMX		0F	73		2										Cette instruction permet d'effectuer le décalage de bits vers la droite d'un quadruple mot.
PSRLQ	xmm	imm8			SSE2	66	0F	73		2										Cette instruction permet d'effectuer le décalage de bits vers la droite d'un quadruple mot.
PSRLQ	mm	mm/m64			MMX		0F	D3		r										Cette instruction permet d'effectuer le décalage de bits vers la droite d'un quadruple mot.
PSRLQ	xmm	xmm/m128			SSE2	66	0F	D3		r										Cette instruction permet d'effectuer le décalage de bits vers la droite d'un quadruple mot.
PSRLW	mm	imm8			MMX		0F	71		2										Cette instruction permet d'effectuer le décalage de bits vers la droite d'un paquet de mots.
PSRLW	xmm	imm8			SSE2	66	0F	71		2										Cette instruction permet d'effectuer le décalage de bits vers la droite d'un paquet de mots.
PSRLW	mm	mm/m64			MMX		0F	D1		r										Cette instruction permet d'effectuer le décalage de bits vers la droite d'un paquet de mots.
PSRLW	xmm	xmm/m128			SSE2	66	0F	D1		r										Cette instruction permet d'effectuer le décalage de bits vers la droite d'un paquet de mots.
PSUBB	mm	mm/m64			MMX		0F	F8		r										Cette instruction permet d'effectuer la soustraction de la valeur de chacun des octets d'un paquet contenu dans des opérandes de 64 bits.
PSUBB	xmm	xmm/m128			SSE2	66	0F	F8		r										Cette instruction permet d'effectuer la soustraction de la valeur de chacun des octets d'un paquet contenu dans des opérandes de 64 bits.
PSUBD	mm	mm/m64			MMX		0F	FA		r										Cette instruction permet d'effectuer la soustraction de la valeur de chacun des doubles mots d'un paquet contenu dans des opérandes de 64 bits.
PSUBD	xmm	xmm/m128			SSE2	66	0F	FA		r										Cette instruction permet d'effectuer la soustraction de la valeur de chacun des doubles mots d'un paquet contenu dans des opérandes de 64 bits.
PSUBQ	mm	mm/m64			SSE2		0F	FB		r										Cette instruction permet d'effectuer la soustraction de la valeur de chacun des quadruples mots d'un paquet contenu dans des opérandes.
PSUBQ	xmm	xmm/m128			SSE2	66	0F	FB		r										Cette instruction permet d'effectuer la soustraction de la valeur de chacun des quadruples mots d'un paquet contenu dans des opérandes.
PSUBSB	mm	mm/m64			MMX		0F	E8		r										Cette instruction permet d'effectuer la soustraction avec saturation de la valeur de chacun des octets signés d'un paquet contenu dans des opérandes de 64 bits.
PSUBSB	xmm	xmm/m128			SSE2	66	0F	E8		r										Cette instruction permet d'effectuer la soustraction avec saturation de la valeur de chacun des octets signés d'un paquet contenu dans des opérandes de 64 bits.
PSUBSW	mm	mm/m64			MMX		0F	E9		r										Cette instruction permet d'effectuer la soustraction du mot de format entier de l'opérande source au mot de format entier de l'opérande de destination et écrit le résultat dans l'opérande destinataire.
PSUBSW	xmm	xmm/m128			SSE2	66	0F	E9		r										Cette instruction permet d'effectuer la soustraction du mot de format entier de l'opérande source au mot de format entier de l'opérande de destination et écrit le résultat dans l'opérande destinataire.
PSUBUSB	mm	mm/m64			MMX		0F	D8		r										Cette instruction permet d'effectuer la soustraction avec saturation de la valeur de chacun des octets d'un paquet contenu dans des opérandes de 64 bits.
PSUBUSB	xmm	xmm/m128			SSE2	66	0F	D8		r										Cette instruction permet d'effectuer la soustraction avec saturation de la valeur de chacun des octets d'un paquet contenu dans des opérandes de 64 bits.
PSUBUSW	mm	mm/m64			MMX		0F	D9		r										Cette instruction permet d'effectuer la soustraction avec saturation de la valeur de chacun des mots d'un paquet contenu dans des opérandes de destinations.
PSUBUSW	xmm	xmm/m128			SSE2	66	0F	D9		r										Cette instruction permet d'effectuer la soustraction avec saturation de la valeur de chacun des mots d'un paquet contenu dans des opérandes de destinations.
PSUBW	mm	mm/m64			MMX		0F	F9		r										Cette instruction permet d'effectuer la soustraction de la valeur de chacun des mots d'un paquet contenu dans des opérandes de 64 bits.
PSUBW	xmm	xmm/m128			SSE2	66	0F	F9		r										Cette instruction permet d'effectuer la soustraction de la valeur de chacun des mots d'un paquet contenu dans des opérandes de 64 bits.
PUNPCKHBW	mm	mm/m64			MMX		0F	68		r										Cette instruction permet de décompacter des octets en mots dans le haut d'un paquets de 64 bits.
PUNPCKHBW	xmm	xmm/m128			SSE2	66	0F	68		r										Cette instruction permet de décompacter des octets en mots dans le haut d'un paquets de 64 bits.
PUNPCKHDQ	mm	mm/m64			MMX		0F	6A		r										Cette instruction permet de décompacter des doubles mots en quadruples mots dans le haut d'un paquets de 64 bits.
PUNPCKHDQ	xmm	xmm/m128			SSE2	66	0F	6A		r										Cette instruction permet de décompacter des doubles mots en quadruples mots dans le haut d'un paquets de 64 bits.
PUNPCKHQDQ	xmm	xmm/m128			SSE2	66	0F	6D		r										Cette instruction permet de décompacter des doubles mots en quadruples mots dans le haut d'un paquets de 128 bits.
PUNPCKHWD	mm	mm/m64			MMX		0F	69		r										Cette instruction permet de décompacter des mots en double mots dans le haut d'un paquets de 64 bits.
PUNPCKHWD	xmm	xmm/m128			SSE2	66	0F	69		r										Cette instruction permet de décompacter des mots en double mots dans le haut d'un paquets de 64 bits.
PUNPCKLBW	mm	mm/m64			MMX		0F	60		r										Cette instruction permet de décompacter des octets en mots dans le bas d'un paquets de 64 bits.
PUNPCKLBW	xmm	xmm/m128			SSE2	66	0F	60		r										Cette instruction permet de décompacter des octets en mots dans le bas d'un paquets de 64 bits.
PUNPCKLDQ	mm	mm/m64			MMX		0F	62		r										Cette instruction permet de décompacter des doubles mots en quadruples mots dans le bas d'un paquets de 64 bits.
PUNPCKLDQ	xmm	xmm/m128			SSE2	66	0F	62		r										Cette instruction permet de décompacter des doubles mots en quadruples mots dans le bas d'un paquets de 64 bits.
PUNPCKLQDQ	xmm	xmm/m128			SSE2	66	0F	6C		r										Cette instruction permet de décompacter des doubles mots en quadruples mots dans le bas d'un paquets de 128 bits.
PUNPCKLWD	mm	mm/m64			MMX		0F	61		r										Cette instruction permet de décompacter des mots en double mots dans le bas d'un paquets de 64 bits.
PUNPCKLWD	xmm	xmm/m128			SSE2	66	0F	61		r										Cette instruction permet de décompacter des mots en double mots dans le bas d'un paquets de 64 bits.
PUSH	r64/16							50+r				E								Cette instruction permet d'empiler un mot ou un double mot dans la pile.
PUSH	imm16/32							68												Cette instruction permet d'empiler un mot ou un double mot dans la pile.
PUSH	imm8							6A												Cette instruction permet d'empiler un mot ou un double mot dans la pile.
PUSH	r/m16/32							FF		6										Cette instruction permet d'empiler un mot ou un double mot dans la pile.
PUSH	r/m64/16							FF		6		E								Cette instruction permet d'empiler un mot ou un double mot dans la pile.
PUSH	FS						0F	A0												Cette instruction permet d'empiler un mot ou un double mot dans la pile.
PUSH	GS						0F	A8												Cette instruction permet d'empiler un mot ou un double mot dans la pile.
PUSHF	FLAGS							9C				E								Cette instruction permet d'empiler respectivement le registre 16 bits de drapeau des indicateurs d'état dans la pile.
PUSHFQ	RFLAGS							9C				E
PXOR	mm	mm/m64			MMX		0F	EF		r										Cette instruction permet d'effectuer un ou exclusif binaire d'un quadruple mot d'une opérande source avec une opérande destination dans le cas des registres XMM.
PXOR	xmm	xmm/m128			SSE2	66	0F	EF		r										Cette instruction permet d'effectuer un ou exclusif binaire d'un quadruple mot d'une opérande source avec une opérande destination dans le cas des registres XMM.
RCL	r/m8	imm8						C0		2					.......c	o..szapc	o..szapc	o.......		Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF) ainsi que dans le bit le plus à droite libéré.
RCL	r/m16/32/64	imm8						C1		2					.......c	o..szapc	o..szapc	o.......		Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF) ainsi que dans le bit le plus à droite libéré.
RCL	r/m8	1						D0		2					.......c	o..szapc	o..szapc			Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF) ainsi que dans le bit le plus à droite libéré.
RCL	r/m16/32/64	1						D1		2					.......c	o..szapc	o..szapc			Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF) ainsi que dans le bit le plus à droite libéré.
RCL	r/m8	CL						D2		2					.......c	o..szapc	o..szapc	o.......		Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF) ainsi que dans le bit le plus à droite libéré.
RCL	r/m16/32/64	CL						D3		2					.......c	o..szapc	o..szapc	o.......		Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF) ainsi que dans le bit le plus à droite libéré.
RCPPS	xmm	xmm/m128			SSE		0F	53		r										Cette instruction permet d'effectuer le calcul de la réciproque d'un paquet de valeurs de réel de simple précision.
RCPSS	xmm	xmm/m32			SSE	F3	0F	53		r										Cette instruction permet d'effectuer le calcul de la réciproque d'une valeur de réel de simple précision.
RCR	r/m8	imm8						C0		3					.......c	o..szapc	o..szapc	o.......		Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans l'indicateur de retenue (CF) ainsi que dans le bit le plus à gauche libéré.
RCR	r/m16/32/64	imm8						C1		3					.......c	o..szapc	o..szapc	o.......		Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans l'indicateur de retenue (CF) ainsi que dans le bit le plus à gauche libéré.
RCR	r/m8	1						D0		3					.......c	o..szapc	o..szapc			Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans l'indicateur de retenue (CF) ainsi que dans le bit le plus à gauche libéré.
RCR	r/m16/32/64	1						D1		3					.......c	o..szapc	o..szapc			Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans l'indicateur de retenue (CF) ainsi que dans le bit le plus à gauche libéré.
RCR	r/m8	CL						D2		3					.......c	o..szapc	o..szapc	o.......		Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans l'indicateur de retenue (CF) ainsi que dans le bit le plus à gauche libéré.
RCR	r/m16/32/64	CL						D3		3					.......c	o..szapc	o..szapc	o.......		Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans l'indicateur de retenue (CF) ainsi que dans le bit le plus à gauche libéré.
RDMSR	RAX	RDX	RCX	MSR			0F	32					0							Cette instruction permet de charger le contenu du modèle de registre 64-bits (MSR) indiquer par le registre ECX dans le couple de registre EDX:EAX.
RDPMC	EAX	EDX	PMC				0F	33												Cette instruction permet d'effectuer la lecture du compteur du moniteur de performance.
RDTSC	EAX	EDX	IA32_TSC				0F	31												Cette instruction permet de charger la valeur courante du compteur de temps du microprocesseur dans le couple de registres EDX:EAX.
RDTSCP	EAX	EDX	ECX	...			0F	01	F9	7	C7+									Cette instruction permet de charger la valeur courante du compteur de temps du microprocesseur dans le couple de registres EDX:EAX et la valeur du TSC_AUX dans le registre ECX.
REP	RCX					F2						E								Cette instruction est utilisé comme préfixe avec d'autres instructions pour effectuer des répétitions d'instructions tant que CX ne vaut pas 0.
REP	RCX					F3						E								Cette instruction est utilisé comme préfixe avec d'autres instructions pour effectuer des répétitions d'instructions tant que CX ne vaut pas 0.
REPNZ	RCX					F2						E			....z...					Cette instruction est utilisé comme préfixe avec d'autres instructions pour effectuer des répétitions d'instructions jusqu'à ce que CX = 0 ou tant que l'indicateur ZF = 1.
REPNE	RCX					F2						E			....z...
REPZ	RCX					F3						E			....z...					Cette instruction est utilisé comme préfixe avec d'autres instructions pour effectuer des répétitions d'instructions jusqu'à ce que CX = 0 ou tant que l'indicateur ZF = 0.
REPE	RCX					F3						E			....z...
RETF	imm16							CA					f							Cette instruction permet de quitter une procédure ayant lieu avec un appel long (FAR CALL).
RETF								CB					f							Cette instruction permet de quitter une procédure ayant lieu avec un appel long (FAR CALL).
RETN	imm16							C2												Cette instruction permet de quitter une procédure ayant lieu avec un appel court (NEAR CALL).
RETN								C3												Cette instruction permet de quitter une procédure ayant lieu avec un appel court (NEAR CALL).
REX						40						E								Cette instruction permet d'accéder aux nouveaux registres 8 bits.
REX.B						41						E								Cette instruction permet d'effectuer une extension du champ r/m, du champ de base, ou de l'opcode du champ avec registre.
REX.R						44						E								Cette instruction permet d'effectuer une extension du champ avec registre ModR/M.
REX.RB						45						E								Cette instruction permet de combiner REX.R et REX.B.
REX.RX						46						E								Cette instruction permet de combiner REX.R et REX.X.
REX.RXB						47						E								Cette instruction permet de combiner REX.R, REX.X et REX.B.
REX.W						48						E								Cette instruction permet d'indiquer une opérande de 64 bits.
REX.WB						49						E								Cette instruction permet de combiner REX.W et REX.B.
REX.WR						4C						E								Cette instruction permet de combiner REX.W et REX.R.
REX.WRB						4D						E								Cette instruction permet de combiner REX.W, REX.R et REX.B.
REX.WRX						4E						E								Cette instruction permet de combiner REX.W, REX.R et REX.X.
REX.WRXB						4F						E								Cette instruction permet de combiner REX.W, REX.R, REX.X et REX.B.
REX.WX						4A						E								Cette instruction permet de combiner REX.W et REX.X.
REX.WXB						4B						E								Cette instruction permet de combiner REX.W, REX.X et REX.B.
REX.X						42						E								Cette instruction permet d'effectuer l'extension du champ d'index SIB.
REX.XB						43						E								Cette instruction permet de combiner REX.X et REX.B.
ROL	r/m8	imm8						C0		0						o..szapc	o..szapc	o.......		Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans le bit le plus à droite libéré.
ROL	r/m16/32/64	imm8						C1		0						o..szapc	o..szapc	o.......		Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans le bit le plus à droite libéré.
ROL	r/m8	1						D0		0						o..szapc	o..szapc			Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans le bit le plus à droite libéré.
ROL	r/m16/32/64	1						D1		0						o..szapc	o..szapc			Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans le bit le plus à droite libéré.
ROL	r/m8	CL						D2		0						o..szapc	o..szapc	o.......		Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans le bit le plus à droite libéré.
ROL	r/m16/32/64	CL						D3		0						o..szapc	o..szapc	o.......		Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans le bit le plus à droite libéré.
ROR	r/m8	imm8						C0		1						o..szapc	o..szapc	o.......		Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans le bit le plus à gauche libéré.
ROR	r/m16/32/64	imm8						C1		1						o..szapc	o..szapc	o.......		Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans le bit le plus à gauche libéré.
ROR	r/m8	1						D0		1						o..szapc	o..szapc			Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans le bit le plus à gauche libéré.
ROR	r/m16/32/64	1						D1		1						o..szapc	o..szapc			Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans le bit le plus à gauche libéré.
ROR	r/m8	CL						D2		1						o..szapc	o..szapc	o.......		Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans le bit le plus à gauche libéré.
ROR	r/m16/32/64	CL						D3		1						o..szapc	o..szapc	o.......		Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans le bit le plus à gauche libéré.
ROUNDPD	xmm	xmm/m128	imm8		SSE4.1	66	0F	3A	09	r	C2++									Cette instruction permet d'effectuer l'arrondissement de 2 valeurs réel de double précision dans l'opérande source en utilisant le mode spécifié par l'opérande immédiate et place le résultat dans l'opérande de destination.
ROUNDPS	xmm	xmm/m128	imm8		SSE4.1	66	0F	3A	08	r	C2++									Cette instruction permet d'effectuer l'arrondissement de 4 valeurs réel de simple précision dans l'opérande source en utilisant le mode spécifié par l'opérande immédiate et place le résultat dans l'opérande de destination.
ROUNDSD	xmm	xmm/m64	imm8		SSE4.1	66	0F	3A	0B	r	C2++									Cette instruction permet de retourner le contrôle du programme du mode de gestion système (SMM) pour le programme d'application ou la procédure du système d'exploitation ayant été interrompu lorsque le microprocesseur à recu un signal SSM.
ROUNDSS	xmm	xmm/m32	imm8		SSE4.1	66	0F	3A	0A	r	C2++									Cette instruction permet de retourner le contrôle du programme du mode de gestion système (SMM) pour le programme d'application ou la procédure du système d'exploitation ayant été interrompu lorsque le microprocesseur à recu un signal SSM.
RSM	FLAGS						0F	AA				S								Cette instruction permet de retourner le contrôle du programme du mode de gestion système (SMM) pour le programme d'application ou la procédure du système d'exploitation ayant été interrompu lorsque le microprocesseur à reçu un signal SSM.
RSQRTPS	xmm	xmm/m128			SSE		0F	52		r										Cette instruction permet de calculer la réciproque approximative de la racine carré d'un paquet de simple précision.
RSQRTSS	xmm	xmm/m32			SSE	F3	0F	52		r										Cette instruction permet de calculer la réciproque approximative de la racine carré d'un scalaire de simple précision.
SAHF	AH							9E								...szapc	...szapc			Cette instruction permet de copier les bits du registre AH dans l'octet de poids faible dans le registre des drapeaux (les indicateurs d'état).
SAL	r/m8	imm8						C0		6						o..szapc	o..sz.pc	o....a.c		Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF).
SHL	r/m8	imm8						C0		6						o..szapc	o..sz.pc	o....a.c
SAL	r/m16/32/64	imm8						C1		6						o..szapc	o..sz.pc	o....a.c		Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF).
SHL	r/m16/32/64	imm8						C1		6						o..szapc	o..sz.pc	o....a.c
SAL	r/m8	1						D0		6						o..szapc	o..sz.pc	.....a..		Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF).
SHL	r/m8	1						D0		6						o..szapc	o..sz.pc	.....a..
SAL	r/m16/32/64	1						D1		6						o..szapc	o..sz.pc	.....a..		Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF).
SHL	r/m16/32/64	1						D1		6						o..szapc	o..sz.pc	.....a..
SAL	r/m8	CL						D2		6						o..szapc	o..sz.pc	o....a.c		Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF).
SHL	r/m8	CL						D2		6						o..szapc	o..sz.pc	o....a.c
SAL	r/m16/32/64	CL						D3		6						o..szapc	o..sz.pc	o....a.c		Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF).
SHL	r/m16/32/64	CL						D3		6						o..szapc	o..sz.pc	o....a.c
SAR	r/m8	imm8						C0		7						o..szapc	o..sz.pc	o....a..		Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans l'indicateur de retenue (CF).
SAR	r/m16/32/64	imm8						C1		7						o..szapc	o..sz.pc	o....a..		Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans l'indicateur de retenue (CF).
SAR	r/m8	1						D0		7						o..szapc	o..sz.pc	.....a..		Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans l'indicateur de retenue (CF).
SAR	r/m16/32/64	1						D1		7						o..szapc	o..sz.pc	.....a..		Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans l'indicateur de retenue (CF).
SAR	r/m8	CL						D2		7						o..szapc	o..sz.pc	o....a..		Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans l'indicateur de retenue (CF).
SAR	r/m16/32/64	CL						D3		7						o..szapc	o..sz.pc	.....a..		Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans l'indicateur de retenue (CF).
SBB	r/m8	r8						18		r				L	.......c	o..szapc	o..szapc			Cette instruction permet de soustraire avec l'indicateur de retenue (CF) une valeur à une opérande.
SBB	r/m16/32/64	r16/32/64						19		r				L	.......c	o..szapc	o..szapc			Cette instruction permet de soustraire avec l'indicateur de retenue (CF) une valeur à une opérande.
SBB	r8	r/m8						1A		r					.......c	o..szapc	o..szapc			Cette instruction permet de soustraire avec l'indicateur de retenue (CF) une valeur à une opérande.
SBB	r16/32/64	r/m16/32/64						1B		r					.......c	o..szapc	o..szapc			Cette instruction permet de soustraire avec l'indicateur de retenue (CF) une valeur à une opérande.
SBB	AL	imm8						1C							.......c	o..szapc	o..szapc			Cette instruction permet de soustraire avec l'indicateur de retenue (CF) une valeur à une opérande.
SBB	RAX	imm16/32						1D							.......c	o..szapc	o..szapc			Cette instruction permet de soustraire avec l'indicateur de retenue (CF) une valeur à une opérande.
SBB	r/m8	imm8						80		3				L	.......c	o..szapc	o..szapc			Cette instruction permet de soustraire avec l'indicateur de retenue (CF) une valeur à une opérande.
SBB	r/m16/32/64	imm16/32						81		3				L	.......c	o..szapc	o..szapc			Cette instruction permet de soustraire avec l'indicateur de retenue (CF) une valeur à une opérande.
SBB	r/m16/32/64	imm8						83		3				L	.......c	o..szapc	o..szapc			Cette instruction permet de soustraire avec l'indicateur de retenue (CF) une valeur à une opérande.
SCAS	m8	AL						AE							.d......	o..szapc	o..szapc			Cette instruction permet de comparer un octet, un mot ou un double mot avec la cellule mémoire à l'adresse ES:[DI] et incrémente/décrémente le registre DI en fonction de la taille de l'opérande cible et de l'état du drapeau de direction.
SCASB	m8	AL						AE							.d......	o..szapc	o..szapc
SCAS	m16/32/64	RAX						AF				E			.d......	o..szapc	o..szapc			Cette instruction permet de comparer un octet, un mot ou un double mot avec la cellule mémoire à l'adresse ES:[DI] et incrémente/décrémente le registre DI en fonction de la taille de l'opérande cible et de l'état du drapeau de direction.
SCASW	m16	AX
SCASD	m32	EAX
SCASQ	m64	RAX
SETB	r/m8						0F	92		0					.......c					Cette instruction permet de fixer la valeur d'une opérande 1 si la condition d'indicateur d'état CF du registre 32 bits de drapeaux est vrai sinon fixe la valeur à 0.
SETNAE	r/m8
SETC	r/m8
SETBE	r/m8						0F	96		0					....z..c					Cette instruction permet de fixer la valeur d'une opérande 1 si la condition d'indicateur d'état ZF et CF du registre 32 bits de drapeaux sont vrais sinon fixe la valeur à 0.
SETNA	r/m8						0F	96		0					....z..c
SETL	r/m8						0F	9C		0					o..s....					Cette instruction permet de fixer la valeur d'une opérande 1 si la condition d'indicateur d'état ZF du registre 32 bits de drapeaux est différent de OF sinon fixe la valeur à 0.
SETNGE	r/m8						0F	9C		0					o..s....
SETLE	r/m8						0F	9E		0					o..sz...					Cette instruction permet de fixer la valeur d'une opérande 1 si la condition d'indicateur d'état SF est différent de OF et que ZF du registre 32 bits de drapeaux est vrai sinon fixe la valeur à 0.
SETNG	r/m8						0F	9E		0					o..sz...
SETNB	r/m8						0F	93		0					.......c					Cette instruction permet de fixer la valeur d'une opérande 1 si la condition d'indicateur d'état CF du registre 32 bits de drapeaux est faux sinon fixe la valeur à 0.
SETAE	r/m8
SETNC	r/m8
SETNBE	r/m8						0F	97		0					....z..c					Cette instruction permet de fixer la valeur d'une opérande 1 si la condition d'indicateur d'état CF et ZF du registre 32 bits de drapeaux est faux sinon fixe la valeur à 0.
SETA	r/m8						0F	97		0					....z..c
SETNL	r/m8						0F	9D		0					o..s....					Cette instruction permet de fixer la valeur d'une opérande 1 si la condition d'indicateur d'état ZF du registre 32 bits de drapeaux est égale OF sinon fixe la valeur à 0.
SETGE	r/m8						0F	9D		0					o..s....
SETNLE	r/m8						0F	9F		0					o..sz...					Cette instruction permet de fixer la valeur d'une opérande 1 si la condition d'indicateur d'état SF=OF et que ZF du registre 32 bits de drapeaux est faux sinon fixe la valeur à 0.
SETG	r/m8						0F	9F		0					o..sz...
SETNO	r/m8						0F	91		0					o.......					Cette instruction permet de fixer la valeur d'une opérande 1 si la condition d'indicateur d'état OF du registre 32 bits de drapeaux est faux sinon fixe la valeur à 0.
SETNP	r/m8						0F	9B		0					......p.					Cette instruction permet de fixer la valeur d'une opérande 1 si la condition d'indicateur d'état ZF du registre 32 bits de drapeaux est faux sinon fixe la valeur à 0.
SETPO	r/m8						0F	9B		0					......p.
SETNS	r/m8						0F	99		0					...s....					Cette instruction permet de fixer la valeur d'une opérande 1 si la condition d'indicateur d'état SF du registre 32 bits de drapeaux est faux sinon fixe la valeur à 0.
SETNZ	r/m8						0F	95		0					....z...					Cette instruction permet de fixer la valeur d'une opérande 1 si la condition d'indicateur d'état ZF du registre 32 bits de drapeaux est faux sinon fixe la valeur à 0.
SETNE	r/m8						0F	95		0					....z...
SETO	r/m8						0F	90		0					o.......					Cette instruction permet de fixer la valeur d'une opérande 1 si la condition d'indicateur d'état OF du registre 32 bits de drapeaux est vrai sinon fixe la valeur à 0.
SETP	r/m8						0F	9A		0					......p.					Cette instruction permet de fixer la valeur d'une opérande 1 si la condition d'indicateur d'état PF du registre 32 bits de drapeaux est vrai sinon fixe la valeur à 0.
SETPE	r/m8						0F	9A		0					......p.
SETS	r/m8						0F	98		0					...s....					Cette instruction permet de fixer la valeur d'une opérande 1 si la condition d'indicateur d'état SF du registre 32 bits de drapeaux est vrai sinon fixe la valeur à 0.
SETZ	r/m8						0F	94		0					....z...					Cette instruction permet de fixer la valeur d'une opérande 1 si la condition d'indicateur d'état ZF du registre 32 bits de drapeaux est vrai sinon fixe la valeur à 0.
SETE	r/m8						0F	94		0					....z...
SFENCE					SSE		0F	AE		7										Cette instruction permet d'agir comme une barrière pour forcer une priorité en mémoire (sérialisation) entre les instructions précédant emmagasiner du SFENCE et les instructions suivant le SFENCE.
SGDT	m	GDTR					0F	01		0										Cette instruction permet d'entreposer le sélecteur de segment dans le registre GDTR (registre de table global de descripteur) dans l'opérande de destination.
SHL	r/m8	imm8						C0		4						o..szapc	o..sz.pc	o....a.c		Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF).
SAL	r/m8	imm8						C0		4						o..szapc	o..sz.pc	o....a.c
SHL	r/m16/32/64	imm8						C1		4						o..szapc	o..sz.pc	o....a.c		Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF).
SAL	r/m16/32/64	imm8						C1		4						o..szapc	o..sz.pc	o....a.c
SHL	r/m8	1						D0		4						o..szapc	o..sz.pc	.....a..		Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF).
SAL	r/m8	1						D0		4						o..szapc	o..sz.pc	.....a..
SHL	r/m16/32/64	1						D1		4						o..szapc	o..sz.pc	.....a..		Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF).
SAL	r/m16/32/64	1						D1		4						o..szapc	o..sz.pc	.....a..
SHL	r/m8	CL						D2		4						o..szapc	o..sz.pc	o....a.c		Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF).
SAL	r/m8	CL						D2		4						o..szapc	o..sz.pc	o....a.c
SHL	r/m16/32/64	CL						D3		4						o..szapc	o..sz.pc	o....a.c		Cette instruction permet d'effectuer une rotation des bits vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF).
SAL	r/m16/32/64	CL						D3		4						o..szapc	o..sz.pc	o....a.c
SHLD	r/m16/32/64	r16/32/64	imm8				0F	A4		r						o..szapc	o..sz.pc	o....a.c		Cette instruction permet d'effectuer une rotation des bits d'un double mot vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF).
SHLD	r/m16/32/64	r16/32/64	CL				0F	A5		r						o..szapc	o..sz.pc	o....a.c		Cette instruction permet d'effectuer une rotation des bits d'un double mot vers la gauche en réinsérant le bit dans l'indicateur de retenue (CF).
SHR	r/m8	imm8						C0		5						o..szapc	o..sz.pc	o....a.c		Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans l'indicateur de retenue (CF).
SHR	r/m16/32/64	imm8						C1		5						o..szapc	o..sz.pc	o....a.c		Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans l'indicateur de retenue (CF).
SHR	r/m8	1						D0		5						o..szapc	o..sz.pc	.....a..		Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans l'indicateur de retenue (CF).
SHR	r/m16/32/64	1						D1		5						o..szapc	o..sz.pc	.....a..		Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans l'indicateur de retenue (CF).
SHR	r/m8	CL						D2		5						o..szapc	o..sz.pc	o....a.c		Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans l'indicateur de retenue (CF).
SHR	r/m16/32/64	CL						D3		5						o..szapc	o..sz.pc	o....a.c		Cette instruction permet d'effectuer une rotation des bits vers la droite en réinsérant le bit dans l'indicateur de retenue (CF).
SHRD	r/m16/32/64	r16/32/64	imm8				0F	AC		r						o..szapc	o..sz.pc	o....a.c		Cette instruction permet d'effectuer une rotation des bits d'un double mot vers la droite en réinsérant le bit dans l'indicateur de retenue (CF).
SHRD	r/m16/32/64	r16/32/64	CL				0F	AD		r						o..szapc	o..sz.pc	o....a.c		Cette instruction permet d'effectuer une rotation des bits d'un double mot vers la droite en réinsérant le bit dans l'indicateur de retenue (CF).
SHUFPD	xmm	xmm/m128	imm8		SSE2	66	0F	C6		r										Cette instruction permet de copier 4 paquets de valeurs de format réel de double précision dans un opérande destinataire dans la partie basse d'un quadruple mot de celle-ci et copie 2 des 4 paquets de valeurs de format réel de simple précision dans l'opérande source dans la partie haute d'un quadruple mot de l'opérande destinataire.
SHUFPS	xmm	xmm/m128	imm8		SSE		0F	C6		r										Cette instruction permet de copier 4 paquets de valeurs de format réel de simple précision dans une opérande destinataire dans la partie basse d'un quadruple mot de celle-ci et copie 2 des 4 paquets de valeurs de format réel de simple précision dans l'opérande source dans la partie haute d'un quadruple mot de l'opérande destinataire.
SIDT	m	IDTR					0F	01		1										Cette instruction permet d'entreposer le registre de descripteur de table d'interruption (IDTR) dans l'opérande de destination.
SLDT	m16	LDTR					0F	00		0		P								Cette instruction permet d'entreposer le sélecteur de segment dans le registre LDTR (registre de table local de descripteur) dans l'opérande de destination.
SLDT	r16/32/64	LDTR					0F	00		0		P
SMSW	m16	MSW					0F	01		4										Cette instruction permet d'entreposer le mot des états (soit les bits de 0 à 15 du registre de contrôle CR0) à partir du registre de tâche (TR) dans l'opérande cible.
SMSW	r16/32/64	MSW					0F	01		4
SQRTPD	xmm	xmm/m128			SSE2	66	0F	51		r										Cette instruction permet d'effectuer le calcul de la racine carré d'un paquet de valeur de double précision réel de l'opérande source et de mettre son résultat dans l'opérande de destination sous forme d'un réel de double précision.
SQRTPS	xmm	xmm/m128			SSE		0F	51		r										Cette instruction permet d'effectuer le calcul de la racine carré d'un paquet de valeur de simple précision réel de l'opérande source et de mettre son résultat dans l'opérande de destination sous forme d'un réel de simple précision.
SQRTSD	xmm	xmm/m64			SSE2	F2	0F	51		r										Cette instruction permet d'effectuer le calcul de la racine carré d'une valeur de double précision réel de l'opérande source et de mettre son résultat dans l'opérande de destination sous forme d'un réel de double précision.
SQRTSS	xmm	xmm/m32			SSE	F3	0F	51		r										Cette instruction permet d'effectuer le calcul de la racine carré d'une valeur de simple précision réel de l'opérande source et de mettre son résultat dans l'opérande de destination sous forme d'un réel de simple précision.
STC								F9								.......c	.......c		.......C	Cette instruction permet de fixer l'indicateur de retenue (CF) à la valeur 1.
STD								FD								.d......	.d......		.D......	Cette instruction permet de fixer l'indicateur de direction (DF) à la valeur 1.
STI								FB								..i.....	..i.....		..I.....	Cette instruction permet de fixer l'indicateur d'interruption (IF) à la valeur 1.
STMXCSR	m32				SSE		0F	AE		3										Cette instruction permet de copier le MXCSR dans un emplacement mémoire de 32 bits.
STOS	m8	AL						AA							.d......					Cette instruction permet de copier un octet, un mot ou un double mot dans la cellule mémoire à l'adresse ES:[DI] et incrémente/décrémente le registre DI en fonction de la taille de l'opérande cible et de l'état du drapeau de direction.
STOSB	m8	AL						AA							.d......
STOS	m16/32/64	RAX						AB				E			.d......
STOSW	m16	AX
STOSD	m32	EAX
STOSQ	m64	RAX
STR	m16	TR					0F	00		1		P								Cette instruction permet d'entreposer le sélecteur de segment à partir du registre de tâche (TR) à l'opérande cible
STR	r16/32/64	TR					0F	00		1		P
SUB	r/m8	r8						28		r				L		o..szapc	o..szapc			Cette instruction permet de soustraire une valeur à une opérande.
SUB	r/m16/32/64	r16/32/64						29		r				L		o..szapc	o..szapc			Cette instruction permet de soustraire une valeur à une opérande.
SUB	r8	r/m8						2A		r						o..szapc	o..szapc			Cette instruction permet de soustraire une valeur à une opérande.
SUB	r16/32/64	r/m16/32/64						2B		r						o..szapc	o..szapc			Cette instruction permet de soustraire une valeur à une opérande.
SUB	AL	imm8						2C								o..szapc	o..szapc			Cette instruction permet de soustraire une valeur à une opérande.
SUB	RAX	imm16/32						2D								o..szapc	o..szapc			Cette instruction permet de soustraire une valeur à une opérande.
SUB	r/m8	imm8						80		5				L		o..szapc	o..szapc			Cette instruction permet de soustraire une valeur à une opérande.
SUB	r/m16/32/64	imm16/32						81		5				L		o..szapc	o..szapc			Cette instruction permet de soustraire une valeur à une opérande.
SUB	r/m16/32/64	imm8						83		5				L		o..szapc	o..szapc			Cette instruction permet de soustraire une valeur à une opérande.
SUBPD	xmm	xmm/m128			SSE2	66	0F	5C		r										Cette instruction permet d'effectuer une soustraction de 2 paquets de valeurs réels de double précision d'un opérande source et d'un opérande destination et entrepose le résultat dans l'opérande de destination sous le format d'un paquet de valeurs réels de double précision.
SUBPS	xmm	xmm/m128			SSE		0F	5C		r										Cette instruction permet d'effectuer une soustraction de 4 paquets de valeurs réels de simple précision d'une opérande source et d'une opérande destination et entrepose le résultat dans l'opérande de destination sous le format d'un paquet de valeurs réels de simple précision.
SUBSD	xmm	xmm/m64			SSE2	F2	0F	5C		r										Cette instruction permet d'effectuer une soustraction de la partie basse d'une valeur réel de double précision d'un opérande source et destination et entrepose le résultat dans un opérande de destination de valeur réel de double précision.
SUBSS	xmm	xmm/m32			SSE	F3	0F	5C		r										Cette instruction permet d'effectuer une soustraction de la partie basse d'une valeur réel de simple précision d'une opérande source et destination et entrepose le résultat dans une opérande de destination de valeur réel de simple précision.
SWAPGS	G	IA32_KG					0F	01	F8	7		E	0							Cette instruction permet de fournir une méthode à un logiciel système pour charger un pointeur sur une structure de données système.
SYSCALL	RCX	R11	SS	...			0F	05				E								Cette instruction permet d'effectuer le transfert du contrôle d'un point d'entrée fixe au système d'exploitation.
SYSENTER	SS	RSP	IA32_SE	...			0F	34				E				..i.....	..i.....		..i.....	Cette instruction permet d'effectuer le transférer du contrôle d'un point d'entrée au système d'exploitation.
SYSEXIT	SS	ESP	IA32_SE	...			0F	35				P	0							Cette instruction permet de retourner du système d'exploitation à une application.
SYSRET	SS	EFlags	R11	...			0F	07				E	0							Cette instruction permet de retourner du système d'exploitation à une application.
TEST	r/m8	r8						84		r						o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un «Et binaire» sur une opérande cible sans modifier sa valeur.
TEST	r/m16/32/64	r16/32/64						85		r						o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un «Et binaire» sur une opérande cible sans modifier sa valeur.
TEST	AL	imm8						A8								o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un «Et binaire» sur une opérande cible sans modifier sa valeur.
TEST	RAX	imm16/32						A9								o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un «Et binaire» sur une opérande cible sans modifier sa valeur.
TEST	r/m8	imm8						F6		0						o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un «Et binaire» sur une opérande cible sans modifier sa valeur.
TEST	r/m8	imm8						F6		1						o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un «Et binaire» sur une opérande cible sans modifier sa valeur.
TEST	r/m16/32/64	imm16/32						F7		0						o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un «Et binaire» sur une opérande cible sans modifier sa valeur.
TEST	r/m16/32/64	imm16/32						F7		1						o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un «Et binaire» sur une opérande cible sans modifier sa valeur.
UCOMISD	xmm	xmm/m64			SSE2	66	0F	2E		r						....z.pc	....z.pc			Cette instruction permet d'effectuer une comparaison désordonnée de valeurs réels de double précision dans la partie basse d'un double mot du premier opérande et du deuxième opérande, et fixe les drapeaux ZF, PF et FC dans le registre EFLAGS selon le résultat (non-ordonnée, supérieur à, inférieur ou égal)
UCOMISS	xmm	xmm/m32			SSE		0F	2E		r						....z.pc	....z.pc			Cette instruction permet d'effectuer une comparaison désordonnée de valeurs réels de simple précision dans la partie basse d'un double mot du premier opérande et du deuxième opérande, et fixe les drapeaux ZF, PF et FC dans le registre EFLAGS selon le résultat (non-ordonnée, supérieur à, inférieur ou égal)
UD	r	r/m					0F	B9		r										Cette instruction permet de provoquer l'exécution d'un code indéfinie.
UD2							0F	0B												Cette instruction permet de provoquer l'exécution d'un code indéfinie.
UNPCKHPD	xmm	xmm/m128			SSE2	66	0F	15		r										Cette instruction permet d'effectuer un dépaquetage de la partie haute d'un réel de double précision d'un opérande source et destination et met le résultat dans l'opérande de destination.
UNPCKHPS	xmm	xmm/m64			SSE		0F	15		r										Cette instruction permet d'effectuer un dépaquetage de la partie haute d'un réel de simple précision d'un opérande source et destination et met le résultat dans l'opérande de destination.
UNPCKLPD	xmm	xmm/m128</td>			SSE2	66	0F	14		r										Cette instruction permet d'effectuer un dépaquetage de la partie basse d'un réel de double précision d'un opérande source et destination et met le résultat dans l'opérande de destination.
UNPCKLPS	xmm	xmm/m64			SSE		0F	14		r										Cette instruction permet d'effectuer un dépaquetage de la partie basse d'un réel de simple précision d'une opérande source et destination et met le résultat dans l'opérande de destination.
VERR	r/m16						0F	00		4		P				....z...	....z...			Cette instruction permet de vérifier si le code ou le segment de données spécifié est en mode lecture à partir du niveau de privilège courant (CPL).
VERW	r/m16						0F	00		5		P				....z...	....z...			Cette instruction permet de vérifier si le code ou le segment de données spécifié est en mode écriture à partir du niveau de privilège courant (CPL).
VMCALL					VMX		0F	01	C1	0		P	0			o..szapc	o..szapc			Cette instruction permet de fournir un mécanisme invité logiciel pour appeler un service dans un moniteur VM.
VMCLEAR	m64				VMX	66	0F	C7		6		P	0			o..szapc	o..szapc			Cette instruction permet d'appliquer un VMCS à une région VMCS à l'adresse physique contenu dans l'opération spécifié.
VMLAUNCH					VMX		0F	01	C2	0		P	0			o..szapc	o..szapc			Cette instruction permet de gérer l'entrée VM par le VMCS courant, de façon à échoué si l'état de lancement VMCS courant n'est pas effacé. Si l'instruction est un succès, il définit l'état de lancement à relancer.
VMPTRLD	m64				VMX		0F	C7		6		P	0			o..szapc	o..szapc			Cette instruction permet de marquer le pointeur VMCS courant valide et charge celui-ci avec une adresse physique dans l'opérande d'instruction.
VMPTRST	m64				VMX		0F	C7		7		P	0			o..szapc	o..szapc			Cette instruction permet d'entreposer le pointeur VMCS courant dans l'adresse mémoire spécifié.
VMREAD	r/m64	r64			VMX		0F	78		r		E	0			o..szapc	o..szapc			Cette instruction permet d'effectuer la lecture du champ spécifié dans le VMCS et l'entrepose dans l'opérande de destination spécifié.
VMRESUME					VMX		0F	01	C3	0		P	0			o..szapc	o..szapc			Cette instruction permet de gérer l'entrée VM par le VMCS courant, de façon à échoué si l'état le lancement VMCS courant n'est pas lancé.
VMWRITE	r64	r/m64			VMX		0F	79		r		E	0			o..szapc	o..szapc			Cette instruction permet d'effectuer l'écriture du champ spécifié du VMCS spécifié par l'opérande source secondaire (registre seulement) en utilisant le contenu de l'opérande source primaire (registre ou mémoire).
VMXOFF					VMX		0F	01	C4	0		P	0			o..szapc	o..szapc			Cette instruction permet d'utiliser le processeur logique en dehors de l'opération VMX, de débloquer le signal INIT, de conditionnellement réactiver le A20M et d'effacer tous les rangs d'adresse du moniteur.
VMXON	m64				VMX	F3	0F	C7		6		P	0			o..szapc	o..szapc			Cette instruction permet d'utiliser le processeur logique dans une opération VMX avec le VMCS non courant, le signal INIT bloqué, la désactivation A20M, et en effaçant n'importe quel rang d'adresse du moniteur établit avec l'instruction MONITOR.
WBINVD							0F	09					0							Cette instruction permet de désactiver et de vider le tampon interne du micro-processeur.
WRMSR	MSR	RCX	RAX	RDX			0F	30					0							Cette instruction écrit les valeurs contenues dans le MSR (Model-Specific Register) en fonction du registre d'index ECX dans la paire des registres EDX:EAX.
XADD	r/m8	r8					0F	C0		r				L		o..szapc	o..szapc			Cette instruction permet d'échanger le premier opérande avec le deuxième opérande, et ensuite effectue la somme des valeurs dans le premier opérande.
XADD	r/m16/32/64	r16/32/64					0F	C1		r				L		o..szapc	o..szapc			Cette instruction permet d'échanger le premier opérande avec le deuxième opérande, et ensuite effectue la somme des valeurs dans le premier opérande.
XCHG	r8	r/m8						86		r				L						Cette instruction permet d'échanger la valeur de deux opérandes.
XCHG	r16/32/64	r/m16/32/64						87		r				L						Cette instruction permet d'échanger la valeur de deux opérandes.
XCHG	r16/32/64	RAX						90+r												Cette instruction permet d'échanger la valeur de deux opérandes.
XGETBV	EDX	EAX	ECX	XCR			0F	01	D0	2	C2++									Cette instruction permet d'effectuer la lecture du registre de contrôle étendue (XCR) spécifié par le registre ECX dans les registres EDX:EAX.
XLAT	AL	m8						D7												Cette instruction permet de remplacer le contenu du registre AL par un octet de la «tablesource».
XLATB	AL	m8						D7
XOR	r/m8	r8						30		r				L		o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un OU exclusif BINAIRE sur les 2 opérandes spécifiés.
XOR	r/m16/32/64	r16/32/64						31		r				L		o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un OU exclusif BINAIRE sur les 2 opérandes spécifiés.
XOR	r8	r/m8						32		r						o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un OU exclusif BINAIRE sur les 2 opérandes spécifiés.
XOR	r16/32/64	r/m16/32/64						33		r						o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un OU exclusif BINAIRE sur les 2 opérandes spécifiés.
XOR	AL	imm8						34								o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un OU exclusif BINAIRE sur les 2 opérandes spécifiés.
XOR	RAX	imm16/32						35								o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un OU exclusif BINAIRE sur les 2 opérandes spécifiés.
XOR	r/m8	imm8						80		6				L		o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un OU exclusif BINAIRE sur les 2 opérandes spécifiés.
XOR	r/m16/32/64	imm16/32						81		6				L		o..szapc	o..sz.pc	.....a..	o......c	Cette instruction permet d'effectuer un OU exclusif BINAIRE sur les 2 opérandes spécifiés.
XOR	r/m16/32/64	imm8						83		6				L		o..szapc	o..sz.pc	.....a..	o......c	Logical Exclusive OR
XORPD	xmm	xmm/m128			SSE2	66	0F	57		r										Cette instruction permet d'effectuer un ou exclusif binaire de 2 paquets de valeurs réel de double précision dans un opérande source et destination et de mettre le résultat dans l'opérande de destination.
XORPS	xmm	xmm/m128			SSE		0F	57		r										Cette instruction permet d'effectuer un ou exclusif binaire de 4 paquets de valeurs réel de simple précision dans une opérande source et destination et de mettre le résultat dans l'opérande de destination.
XRSTOR	ST	ST1	ST2	...			0F	AE		5	C2++	E								Cette instruction permet d'effectuer une restauration complète ou partiel des états actifs du processeur en utilisant les informations entreposé dans les adresses de mémoire spécifié par l'opérande.
XSAVE	m	EDX	EAX	...			0F	AE		4	C2++									Cette instruction permet d'effectuer une sauvegarde complète ou partiel des états actifs du processeur en utilisant les informations entreposé dans les adresses de mémoire spécifié par l'opérande.
XSAVE	m	EDX	EAX	...			0F	AE		4	C2++	E								Cette instruction permet d'effectuer une sauvegarde complète ou partiel des états actifs du processeur en utilisant les informations entreposé dans les adresses de mémoire spécifié par l'opérande.
XSETBV	XCR	ECX	EDX	EAX			0F	01	D1	2	C2++		0							Cette instruction permet d'effectuer l'écriture du registre de contrôle étendue (XCR) spécifié par les registres EDX:EAX à l'aide du registre ECX.

Dernière mise à jour : Jeudi, le 23 janvier 2020

Section courante

A propos

Section administrative du site